存器
- 低面積與低延遲開銷的三節(jié)點(diǎn)翻轉(zhuǎn)容忍鎖存器設(shè)計(jì)
3節(jié)點(diǎn)翻轉(zhuǎn)容忍鎖存器即變得越來(lái)越重要。為了緩解現(xiàn)有鎖存器加固主要存在的問(wèn)題,本文基于RHBD方法,提出一種基于雙聯(lián)互鎖存儲(chǔ)單元 (Dual-Interlocked-storage-CEll, DICE)和C單元的TNU容忍鎖存器,同時(shí)實(shí)現(xiàn)低面積與低延遲開銷。本文所提鎖存器主要包括兩個(gè)用于存儲(chǔ)邏輯值的SNU自恢復(fù)DICE單元和3個(gè)用于雙級(jí)錯(cuò)誤攔截(Dual-Level Error-Interception, DLEI)的C單元,為鎖存器提供完備的TNU/DN
電子與信息學(xué)報(bào) 2023年9期2023-10-17
- 一種低功耗高可靠性輻射加固鎖存器設(shè)計(jì)
。一個(gè)粒子撞擊鎖存器可能會(huì)被多個(gè)敏感節(jié)點(diǎn)收集,從而引起多節(jié)點(diǎn)翻轉(zhuǎn)(Multiple-Node Upset, MNU),隨著存儲(chǔ)單元之間距離的減小,多節(jié)點(diǎn)翻轉(zhuǎn)發(fā)生的概率也隨之增加[2]。為了緩解此類軟錯(cuò)誤的影響,國(guó)內(nèi)外研究人員提出了多種加固方案,如版圖隔離、空間冗余和抗輻射加固技術(shù)等[3]。其中,抗輻射加固技術(shù)在節(jié)省開銷的同時(shí)能有效降低軟錯(cuò)誤造成的影響。常見(jiàn)的加固鎖存器有DONUT[4],DNCS[5],TNU-latch[3],TNUHL[6-7],LCT
湖北理工學(xué)院學(xué)報(bào) 2023年1期2023-02-02
- 基于版圖設(shè)計(jì)的DICE觸發(fā)器單粒子翻轉(zhuǎn)加固技術(shù)
理都是通過(guò)增加鎖存器中敏感節(jié)點(diǎn)的物理距離,提升SEU防護(hù)效果。同時(shí)在先進(jìn)工藝下,特殊工藝與版圖設(shè)計(jì)相結(jié)合的DICE觸發(fā)器也是納米級(jí)觸發(fā)器加固的有效手段,如在22 nm工藝下,基于超薄體區(qū)超薄埋氧(ultra-thin body and buried oxide,UTBB)的全耗盡型絕緣層上硅(fully depleted silicon on insulator,FDSOI)工藝實(shí)現(xiàn)的DICE觸發(fā)器就表現(xiàn)出優(yōu)秀的SEU防護(hù)效果[8]。如何在減小功耗、面積、
西北工業(yè)大學(xué)學(xué)報(bào) 2022年6期2023-01-11
- 一種低成本的四節(jié)點(diǎn)翻轉(zhuǎn)自恢復(fù)鎖存器設(shè)計(jì)
對(duì)SNU的加固鎖存器[4-6]對(duì)于要求高可靠性的安全關(guān)鍵航空航天應(yīng)用已不再足夠。為了解決加固鎖存器可靠性不高的問(wèn)題,本文基于32nm CMOS工藝提出了一種低成本的QNUs自恢復(fù)鎖存器(Low-Cost Quadruple-Node-Upset Self-Recoverable Latch,LCQNUSRL)。該鎖存器由24個(gè)C單元構(gòu)成,形成6×4的陣列結(jié)構(gòu),構(gòu)建了四級(jí)過(guò)濾的容錯(cuò)機(jī)制。當(dāng)鎖存器內(nèi)部任意四個(gè)節(jié)點(diǎn)發(fā)生翻轉(zhuǎn),經(jīng)過(guò)C單元的阻塞后,該鎖存器可自行恢復(fù)
- 基于三模冗余和三級(jí)錯(cuò)誤攔截的四節(jié)點(diǎn)翻轉(zhuǎn)容忍鎖存器設(shè)計(jì)
四節(jié)點(diǎn)翻轉(zhuǎn)容忍鎖存器設(shè)計(jì)(TTEQNUTL)。該鎖存器由3 個(gè)單節(jié)點(diǎn)翻轉(zhuǎn)自恢復(fù)模塊(分別為SNUSR1、SNUSR2、SNUSR3)、1 個(gè)三級(jí)錯(cuò)誤攔截模塊和7 個(gè)傳輸門組成。每個(gè)SNUSR 模塊均包含兩個(gè)普通C 單元和兩個(gè)鐘控C 單元,四個(gè)C 單元可形成一個(gè)環(huán)形結(jié)構(gòu)。由于每個(gè)SNUSR 模塊都具有SNU 自恢復(fù)能力,錯(cuò)誤攔截模塊可用三級(jí)方式對(duì)錯(cuò)誤進(jìn)行攔截。因此,本研究提出的鎖存器可實(shí)現(xiàn)QNUs 容忍。1 鎖存器的電路結(jié)構(gòu)和工作原理本研究提出的鎖存器結(jié)構(gòu)如
河南科技 2022年16期2022-09-05
- 高頻、低相噪、雙模分頻器設(shè)計(jì)
器電路包括4個(gè)鎖存器和3個(gè)邏輯門。其中fin為輸入時(shí)鐘信號(hào),foutn為輸出信號(hào),Modin和Pi為分頻比控制信號(hào),Modout為模式輸出信號(hào)。當(dāng)Modin=0時(shí),下方的兩個(gè)鎖存器Q端口輸出始終為0,/Q信號(hào)輸出始終為1,此時(shí)該分頻器的分頻比為2,分頻器的電路架構(gòu)可以簡(jiǎn)化為以下兩種形式。(1)當(dāng)Modin=1時(shí),如果Pi=0,則左下角鎖存器Q端口輸出始終為0,/Q信號(hào)輸出始終為1,此時(shí)該分頻器的分頻比仍為2,分頻器的電路架構(gòu)也可簡(jiǎn)化圖2。圖2 簡(jiǎn)化后的電路
通信電源技術(shù) 2022年4期2022-07-08
- 時(shí)鐘及面積優(yōu)化的可配置片上網(wǎng)絡(luò)路由器
因此,路由器中緩存器的研究,引起了業(yè)界的極大重視。片上網(wǎng)絡(luò)路由器的緩沖器,一般采用先進(jìn)先出(FIFO)緩存器來(lái)實(shí)現(xiàn)。根據(jù)文獻(xiàn)[9],采用無(wú)緩存器的片上網(wǎng)絡(luò)路由器,可以使得片上網(wǎng)絡(luò)總面積消耗節(jié)約60%以上,功耗節(jié)約39%以上。根據(jù)文獻(xiàn)[10],緩存器面積占比達(dá)到75%,功耗占比達(dá)到22%。然而,無(wú)緩存的路由器增加了訪問(wèn)延時(shí),降低了片上網(wǎng)絡(luò)吞吐率[9],這是所不希望的。因此,有必要尋求新的先進(jìn)先出緩存器實(shí)現(xiàn)技術(shù)。首先,介紹同步先進(jìn)先出緩存器和異步先進(jìn)先出緩存器
西安電子科技大學(xué)學(xué)報(bào) 2022年2期2022-05-28
- 數(shù)字調(diào)幅中波發(fā)射機(jī)低頻系統(tǒng)功率控制故障分析
CT273數(shù)據(jù)鎖存器N17和N18的11腳,控制74HCT273的數(shù)據(jù)存儲(chǔ)及數(shù)據(jù)輸出①。數(shù)據(jù)選通信號(hào)有3種情況:一是開機(jī)時(shí)由控制板A38上的單穩(wěn)態(tài)觸發(fā)器D50A產(chǎn)生的1.6 s K1啟動(dòng)負(fù)脈沖,在N15B-4腳為高電平時(shí)這個(gè)信號(hào)通過(guò)與門N15B送到N17、N18的時(shí)鐘信號(hào)輸入端觸發(fā)鎖存器;二是開機(jī)期間進(jìn)行高、中、低功率等級(jí)轉(zhuǎn)換時(shí)由控制板功率等級(jí)轉(zhuǎn)換電路N49A送來(lái)一個(gè)10 ms負(fù)脈沖,這個(gè)負(fù)脈沖觸發(fā)N17、N18,使N17、N18輸出的功率控制數(shù)據(jù)在不同功
西部廣播電視 2022年2期2022-03-23
- 基于R-HBT模型的三值CMOS憶阻混合型D觸發(fā)器
S憶阻混合型D鎖存器和D觸發(fā)器。1 三值CMOS-R-HBT憶阻混合型邏輯運(yùn)算單元文獻(xiàn)[15]設(shè)計(jì)了R-HBT負(fù)阻型憶阻器等效模型,該模型為閾值電壓和阻值均可調(diào)的閾值型憶阻等效電路。若憶阻器的初始狀態(tài)為低阻,當(dāng)外加電壓高于閾值電壓時(shí),憶阻器則轉(zhuǎn)換為高阻狀態(tài),反之亦然。在數(shù)字電路中,信號(hào)大多是正向的矩形脈沖信號(hào),因此可以采用單向的R-HBT負(fù)阻型憶阻器等效模型,其電路結(jié)構(gòu)、符號(hào)以及在正向正弦信號(hào)激勵(lì)下的伏安特性曲線分別如圖1所示。由圖1可知,R-HBT負(fù)阻型
- 一種新型低冗余抗多節(jié)點(diǎn)翻轉(zhuǎn)的加固D 鎖存器設(shè)計(jì)?
存儲(chǔ)電路如D 鎖存器中某個(gè)單一節(jié)點(diǎn)被轟擊,即發(fā)生單節(jié)點(diǎn)翻轉(zhuǎn)(Single Node Upset,SNU)時(shí),該節(jié)點(diǎn)的電壓值將會(huì)發(fā)生改變,由于其電路中含有交叉耦合形成的反饋回路,因此其他節(jié)點(diǎn)也將發(fā)生翻轉(zhuǎn)[2-3]。然而,在目前使用的先進(jìn)納米工藝中,晶體管之間的距離、節(jié)點(diǎn)寄生電容以及電源電壓均越來(lái)越小,在電荷共享效應(yīng)的影響下,多個(gè)節(jié)點(diǎn)同時(shí)發(fā)生翻轉(zhuǎn)就成為了可能,即為多節(jié)點(diǎn)翻轉(zhuǎn)(Multiple-Node Upset,MNU)[4]。因此,為了確保D 鎖存器鎖存的
電子器件 2021年5期2021-11-13
- 基于局部?jī)?yōu)先編碼及超前求和方法的并行AD轉(zhuǎn)換器
器輸出信號(hào)經(jīng)過(guò)鎖存器后,在時(shí)鐘沿信號(hào)的作用下鎖存器輸出該數(shù)字信號(hào),并為編碼電路提供穩(wěn)定的輸入信號(hào)。編碼電路對(duì)鎖存器輸出的信號(hào)進(jìn)行優(yōu)先編碼,輸出最終的數(shù)字結(jié)果。對(duì)于通用的并行AD轉(zhuǎn)換電路,外接的模擬電壓要輸入到內(nèi)部每一個(gè)比較器的一個(gè)輸入端,隨著AD轉(zhuǎn)換位數(shù)的提高,內(nèi)部比較器的數(shù)量會(huì)急劇增加,這會(huì)對(duì)輸入的模擬電壓造成大幅度的衰減,導(dǎo)致實(shí)際輸入到比較器輸入端的模擬電壓下降,系統(tǒng)工作不正常。為降低這種衰減,要在內(nèi)部電路增加多級(jí)緩沖電路,將外接模擬信號(hào)分成一定數(shù)量的
科技風(fēng) 2021年17期2021-07-01
- 一種基于延遲單元的溫度傳感器
差分延遲單元與鎖存器;差分延遲單元的輸出分別連接鎖存器的兩個(gè)輸入端,鎖存器的輸出連接加法器。本發(fā)明基于多級(jí)延遲單元的感溫模塊,以及基于差分延遲單元的量化模塊,利用延遲單元在不同溫度下的傳輸延遲不同,以及差分延遲單元傳輸延遲差不同,通過(guò)差分延遲單元對(duì)延遲差的多級(jí)量化,感應(yīng)當(dāng)前溫度;在保證低功耗的前提下,提高溫度傳感器的感應(yīng)速度。
傳感器世界 2021年5期2021-03-27
- 一種CMOS圖像傳感器像素級(jí)ADC電路
,包括比較器、鎖存器、斜坡發(fā)生器、編碼信號(hào)電路、偏置電路和時(shí)鐘電路。比較器對(duì)像素單元轉(zhuǎn)化后的模擬信號(hào)和斜坡發(fā)生信號(hào)進(jìn)行比較,鎖存器鎖存比較器比較后對(duì)應(yīng)的BITX編碼信號(hào),斜坡發(fā)生器為比較器提供相應(yīng)斜坡信號(hào),編碼信號(hào)電路為整體電路提供數(shù)字編碼,偏置電路為整體電路提供偏置電壓,時(shí)鐘電路為整體電路提供時(shí)鐘序列。本發(fā)明可以很容易地實(shí)現(xiàn)量化可變步長(zhǎng)、消除圖像滯后,而且電路結(jié)構(gòu)相對(duì)簡(jiǎn)單,噪聲低,功耗小,具有良好的抗輻照特性,可以很好地應(yīng)用于航空航天領(lǐng)域。
傳感器世界 2021年8期2021-03-27
- 基于0.18 μm CMOS工藝的高精度低功耗比較器電路設(shè)計(jì)
,彌補(bǔ)了正反饋鎖存器存在過(guò)大的輸入失調(diào)電壓和回踢噪聲的缺陷,提高比較器的速度和精度;輸出緩沖級(jí)增強(qiáng)了對(duì)后面接入電路的負(fù)載驅(qū)動(dòng)能力,并對(duì)輸出信號(hào)的波形進(jìn)行整形。1.1 前置預(yù)放大器電路的設(shè)計(jì)前置預(yù)放大級(jí)采用的是全差分結(jié)構(gòu)的單級(jí)放大器,以兩個(gè)交叉耦合的PMOS晶體管和二極管負(fù)載形成正負(fù)電阻負(fù)載的結(jié)構(gòu),再結(jié)合電路中的共源共柵結(jié)構(gòu),提供合適的增益和帶寬,滿足速度要求的同時(shí)達(dá)到了精度的設(shè)計(jì)指標(biāo)。該放大器采用了基本的差分放大電路結(jié)構(gòu),如圖1所示。M5和M6的共柵級(jí)結(jié)構(gòu)
無(wú)線互聯(lián)科技 2020年21期2020-12-24
- 一種低功耗的容軟錯(cuò)誤鎖存器設(shè)計(jì)
個(gè)高能粒子轟擊鎖存器或者觸發(fā)器中的內(nèi)部節(jié)點(diǎn)時(shí),粒子轟擊產(chǎn)生的沉積電荷大小超過(guò)了臨界電荷時(shí),就會(huì)導(dǎo)致存儲(chǔ)值發(fā)生翻轉(zhuǎn),這種現(xiàn)象稱為單粒子翻轉(zhuǎn)(single event upset,SEU)[1]。半導(dǎo)體行業(yè)協(xié)會(huì)路線圖(The Semi-conductor Industry Association Roadmap)表明SEU效應(yīng)已經(jīng)成為未來(lái)電子系統(tǒng)的可靠運(yùn)行主要威脅因素之一[2]。目前,國(guó)內(nèi)外眾多學(xué)者對(duì)軟錯(cuò)誤的研究,提出了一些有效的措施。對(duì)于存儲(chǔ)單元,通常選擇成
銅陵學(xué)院學(xué)報(bào) 2020年4期2020-10-10
- 新型高性能容忍多節(jié)點(diǎn)翻轉(zhuǎn)鎖存器結(jié)構(gòu)的設(shè)計(jì)
[1-11],鎖存器加固就是一項(xiàng)重要措施[2-11].如果一個(gè)半導(dǎo)體器件的內(nèi)部節(jié)點(diǎn)被一個(gè)高能粒子轟擊,最終會(huì)使電荷沉積,從而導(dǎo)致被擊中的節(jié)點(diǎn)出現(xiàn)電路故障.如果節(jié)點(diǎn)電荷超過(guò)鎖存器中存儲(chǔ)正確邏輯值的最小電荷量,鎖存器內(nèi)就會(huì)發(fā)生一個(gè)稱為單節(jié)點(diǎn)翻轉(zhuǎn)(single node upset,SNU)的邏輯值翻轉(zhuǎn)[2].早期的容忍單節(jié)點(diǎn)翻轉(zhuǎn)鎖存器利用雙?;ユi、防護(hù)門、冗余等在反饋中引入延遲[3-11].隨著CMOS技術(shù)的不斷發(fā)展,電路的微型化給電路防護(hù)帶來(lái)了不利影響.研究
湖州師范學(xué)院學(xué)報(bào) 2020年2期2020-04-23
- 45 nmCMOS工藝三模冗余加固鎖存器的性能評(píng)估
是3個(gè)同構(gòu)的D鎖存器,從級(jí)是多數(shù)表決器(Voter)。本文中所有TMR鎖存器主級(jí)結(jié)構(gòu)相同,從級(jí)表決器的結(jié)構(gòu)有差異。利用Hspice仿真工具對(duì)相關(guān)TMR鎖存器的延遲、功耗和面積開銷進(jìn)行測(cè)量,并且進(jìn)行對(duì)比分析,綜合評(píng)估性能。1 三模冗余鎖存器容錯(cuò)技術(shù)1.1 三模冗余鎖存器結(jié)構(gòu)TMR容錯(cuò)技術(shù)基于多數(shù)表決思想,即認(rèn)為“多數(shù)者的意見(jiàn)是正確的”,具體的結(jié)構(gòu)如圖1所示。圖1 基本三模冗余鎖存器圖1中,M1、M2、M3是3個(gè)相同的模塊,同時(shí)執(zhí)行相同的操作,以多數(shù)相同的輸出
- 抗單粒子功能中斷的加固技術(shù)研究
、主DICE 鎖存器、從DICE 鎖存器、延時(shí)濾波電路、相位轉(zhuǎn)換電路。圖2 是DICE 鎖存器主要結(jié)構(gòu)??梢?jiàn),DICE 鎖存器內(nèi)部有M1、M2、M3、M4 電荷存儲(chǔ)節(jié)點(diǎn),其中 M1、M4 存儲(chǔ)的電平相同, M2、M3 存儲(chǔ)的電平相同, 當(dāng)干擾粒子進(jìn)入芯片,使4 個(gè)節(jié)點(diǎn)中的某一個(gè)節(jié)點(diǎn)發(fā)生翻轉(zhuǎn), 結(jié)構(gòu)中的雙互鎖存結(jié)構(gòu)DICE 可以將其余3 個(gè)節(jié)點(diǎn)的電平值恢復(fù)。只有M1、M4 存儲(chǔ)節(jié)點(diǎn)同時(shí)受到高能粒子的影響時(shí),或者M(jìn)2、M3 存儲(chǔ)節(jié)點(diǎn)同時(shí)受到高能粒子的影響時(shí),才
微處理機(jī) 2020年1期2020-03-04
- 基于單片機(jī)的簡(jiǎn)易電子時(shí)鐘硬件設(shè)計(jì)
括八路D型透明鎖存器,每個(gè)鎖存器具有獨(dú)立的D型輸入,以及適用于面向總線的應(yīng)用的三態(tài)輸出。所有鎖存器共用一個(gè)鎖存使能(LE)端和一個(gè)輸出使能(OE)端。D是輸入,Q是輸出。LE端的作用是通過(guò)高低電平控制八位輸入與內(nèi)部數(shù)據(jù)保持器的輸入端的連通和開關(guān)。當(dāng)LE端為高電平時(shí),數(shù)據(jù)從D輸入到鎖存器,鎖存器的輸出Q隨著對(duì)應(yīng)輸入D的變化而變化。當(dāng)LE端為低電平時(shí),鎖存器D輸入上的信息不會(huì)被輸出。當(dāng)OE為低電平時(shí),芯片內(nèi)部數(shù)據(jù)保持輸出器與芯片的八位輸出端之間聯(lián)通,8個(gè)鎖存器
湖北農(nóng)機(jī)化 2020年1期2020-01-08
- 0.13 μm部分耗盡SOI工藝反相器鏈SET脈寬傳播
量多采用加異步鎖存器的方法[7-8],國(guó)內(nèi)采用此方法的多為仿真結(jié)果[9-10],流片實(shí)現(xiàn)并同時(shí)利用重離子和脈沖激光試驗(yàn)測(cè)試的較少。本文設(shè)計(jì)了一種反相器鏈(DFF)上鎖存器測(cè)量脈寬電路,并利用國(guó)內(nèi)0.13 μm部分耗盡絕緣體上硅(PD-SOI)工藝流片實(shí)現(xiàn)。利用重離子和脈沖激光2種試驗(yàn)手段,研究了反相器鏈的SET脈寬傳播,并通過(guò)比對(duì)2種試驗(yàn)手段的脈寬結(jié)果,建立了脈沖激光正面入射器件到達(dá)有源區(qū)的有效能量與重離子線性能量傳輸(LET值)的等價(jià)關(guān)系,且給出了誤差分
北京航空航天大學(xué)學(xué)報(bào) 2019年11期2019-12-02
- 一種基于ADF4360-9和FPGA的合成時(shí)鐘源設(shè)計(jì)
口控制全部片上寄存器。該時(shí)鐘芯片內(nèi)部包括24位的R寄存器、N寄存器、控制寄存器、鑒頻鑒相器、壓控振蕩器和電荷泵,其內(nèi)部功能框圖如圖1所示。圖1 ADF4360-9內(nèi)部功能框圖1.2 工作原理將ADF4360-9的參考輸入引腳接入源晶振,以提供外部輸入時(shí)鐘[3],并在CP引腳和VTUNE引腳之間設(shè)計(jì)一個(gè)環(huán)路濾波器。外部輸入時(shí)鐘被14位R計(jì)數(shù)器分頻,以獲取進(jìn)入相位頻率檢測(cè)器的參考時(shí)鐘FPFD,由18位N分頻器得到的反饋頻率也進(jìn)入相位頻率檢測(cè),頻鑒相器對(duì)比2個(gè)信
桂林電子科技大學(xué)學(xué)報(bào) 2019年3期2019-09-10
- 基于RTD的新型D鎖存器設(shè)計(jì)
RTD構(gòu)成的D鎖存器結(jié)構(gòu)較復(fù)雜,目前并不多見(jiàn)[9]. 本文將基于MOBILE的工作方式和輸出控制方式,結(jié)合RTD自身的負(fù)內(nèi)阻特性,設(shè)計(jì)一種結(jié)構(gòu)簡(jiǎn)單的D鎖存器.1 MOBILE的2種工作方式RTD的電流電壓特性曲線如圖1所示,Ip和-IP分別為正向和負(fù)向波峰電流,IV和-IV分別為正向和負(fù)向波谷電流,Vp和-Vp為正向和負(fù)向波峰電壓,VV和-VV為正向和負(fù)向波谷電壓[10]. 當(dāng)RTD正向偏置電壓從0開始增大到Vp時(shí),電流逐漸從0增至Ip,該區(qū)域稱為RTD的
浙江大學(xué)學(xué)報(bào)(理學(xué)版) 2018年6期2018-11-26
- 基于容忍單粒子效應(yīng)的集成電路加固方法研究
忍單粒子效應(yīng)的鎖存器結(jié)構(gòu)無(wú)法同時(shí)容忍SEU、SET,以及未考慮電荷共享導(dǎo)致的DNU問(wèn)題,提出了本文方案,即一種高可靠性的同時(shí)容忍SEU、SET和DNU的鎖存器加固結(jié)構(gòu)SRDT-SET?;诳臻g和時(shí)間冗余原理,該鎖存器結(jié)構(gòu)采用了多個(gè)輸入分離的施密特觸發(fā)器來(lái)構(gòu)建高可靠性數(shù)據(jù)存儲(chǔ)反饋環(huán),達(dá)到有效容忍SEU和DNU的目的,同時(shí)通過(guò)內(nèi)嵌的多個(gè)施密特觸發(fā)器,有效增強(qiáng)了SET脈沖的過(guò)濾能力。圖1軟錯(cuò)誤模型1單粒子效應(yīng)的建模方法1.1器件級(jí)模型器件級(jí)模型通過(guò)器件模擬來(lái)體現(xiàn)
- 用于16位125 MS/s ADC的無(wú)采樣保持運(yùn)放前端電路
PMOS 遲滯鎖存器(M7-M10)和輸出S-R鎖存器 (M14-M21)。輸入預(yù)放大電路采用NMOS管輸入PMOS管有源負(fù)載的基本結(jié)構(gòu),在對(duì)輸入信號(hào)進(jìn)行放大的同時(shí)對(duì)遲滯鎖存器的“回踢”噪聲進(jìn)行隔離。NMOS開關(guān)管M3和M4用于在比較器不工作時(shí)關(guān)斷預(yù)放大電路,一方面可以減小功耗,另外還可以進(jìn)一步減小“回踢”噪聲。遲滯鎖存器同時(shí)采用了NMOS與PMOS 遲滯鎖存器結(jié)構(gòu)用于提高鎖存速度,另外在兩個(gè)差分信號(hào)節(jié)點(diǎn)之間還采用了一個(gè)復(fù)位開關(guān)M13,以消除復(fù)位開關(guān)M11
中國(guó)電子科學(xué)研究院學(xué)報(bào) 2018年3期2018-07-24
- 內(nèi)存推移理論及其實(shí)驗(yàn)
第一個(gè)內(nèi)存推移寄存器組及所完成的內(nèi)存推移操作.由于雙空間存儲(chǔ)器和內(nèi)存推移理論可以與各種處理器配合,將其應(yīng)用于電子計(jì)算機(jī)后,會(huì)徹底消除大量數(shù)據(jù)和程序在內(nèi)存與外存之間的復(fù)制過(guò)程,有效提高電子計(jì)算機(jī)的效率,并且能夠自然地實(shí)現(xiàn)對(duì)隨機(jī)寫入數(shù)據(jù)的非易失性保存,非常有利于實(shí)施目前廣受關(guān)注的內(nèi)存計(jì)算技術(shù).因此,在本工作給出的實(shí)驗(yàn)研究中以常用的嵌入式系統(tǒng)[21]S3C2440為處理器,通過(guò)將一個(gè)bank的2 MB內(nèi)存空間在1 GB隨機(jī)訪問(wèn)字空間上任意推移,證實(shí)了雙空間存儲(chǔ)器
- LED光立方的設(shè)計(jì)與實(shí)現(xiàn)
74HC373鎖存器來(lái)控制亮或滅,根據(jù)編寫好的指令,單片機(jī)將命令通過(guò)控制電路發(fā)送到74HC373鎖存器,從而驅(qū)動(dòng)LED光立方顯示。LED光立方系統(tǒng)框圖如圖1所示。圖1 LED光立方系統(tǒng)框圖主控模塊也就是最小系統(tǒng)模塊,主要由AT89S52芯片、時(shí)鐘電路、復(fù)位電路組成。復(fù)位電路通過(guò)向單片機(jī)發(fā)送復(fù)位信號(hào)初始化或重置系統(tǒng)。當(dāng)AT89S52內(nèi)的RST引腳上的復(fù)位信號(hào)連續(xù)保持兩個(gè)機(jī)器周期以上,AT89S52單片機(jī)即中斷系統(tǒng)并復(fù)位。時(shí)鐘電路向單片機(jī)發(fā)送時(shí)鐘信號(hào),控制單片
電子世界 2018年7期2018-04-26
- 邏輯運(yùn)算的算術(shù)實(shí)現(xiàn)
.2 求解SR鎖存器的輸出特性1)或非門SR鎖存器的輸出特性:或非門SR鎖存器原理圖示于圖1。圖1 或非門SR鎖存器根據(jù)新定義,對(duì)每個(gè)或非門列方程,有:(3)對(duì)式(3)求解,可以得到以下關(guān)系:(4)根據(jù)結(jié)果將S、R的值代入式(4)進(jìn)行算術(shù)運(yùn)算可以得到: ①S=1,R=0時(shí),Q=1 ,Q′=0;②S=0 ,R=1時(shí),Q=0 ,Q′=1;③S=1 ,R=1時(shí),Q=0 ,Q′=0;④S=0 ,R=0時(shí),有(5)這時(shí),如果是由①和②的情況跳變到④的話,那么Q和Q′
電氣電子教學(xué)學(xué)報(bào) 2017年6期2018-01-19
- 高速比較器的設(shè)計(jì)機(jī)理研究
預(yù)放大器和數(shù)字鎖存器之間的級(jí)間負(fù)載電容對(duì)比較器前置放大器速度影響較大,實(shí)際電路設(shè)計(jì)中要設(shè)法降低級(jí)間電容的大小。1 電路結(jié)構(gòu)圖1 預(yù)放大數(shù)字鎖存比較器結(jié)構(gòu)大多數(shù)情況下,預(yù)放大比較器由前置放大器和再生式正反饋鎖存器組成[6-7],如圖1所示。通常,典型的正反饋數(shù)字鎖存器有10~20 mV的遲滯或失調(diào)電壓,因此,在數(shù)字鎖存器前面需要放置一個(gè)前置放大器,將輸入的模擬信號(hào)放大,以便數(shù)字鎖存器進(jìn)行正確的判決。2 預(yù)放大鎖存比較器的速度提升方法2.1 前置放大器比較器的
- 基于鎖存器路徑的靜態(tài)時(shí)序分析在第三方驗(yàn)證中的應(yīng)用
1109)基于鎖存器路徑的靜態(tài)時(shí)序分析在第三方驗(yàn)證中的應(yīng)用劉國(guó)斌,左麗麗,陳云,祝周榮,劉偉(上海航天電子技術(shù)研究所,上海201109)隨著可編程邏輯門陣列(FPGA)設(shè)計(jì)規(guī)模的擴(kuò)大,靜態(tài)時(shí)序分析可有效減輕時(shí)序仿真的負(fù)擔(dān),縮短項(xiàng)目周期;常見(jiàn)的靜態(tài)時(shí)序分析(STA)多是基于觸發(fā)器(FF_Based STA),對(duì)觸發(fā)器的STA算法研究已經(jīng)比較成熟;但FPGA綜合后網(wǎng)表可能會(huì)產(chǎn)生鎖存器,而鎖存器的STA與觸發(fā)器的STA在算法上存在差異;為保證在FPGA產(chǎn)品第三方
計(jì)算機(jī)測(cè)量與控制 2017年9期2017-12-14
- DAC1230和單片機(jī)Atmega128接口技術(shù)研究
要讓數(shù)據(jù)進(jìn)入到鎖存器,當(dāng)WR1為1的時(shí)候,需要將數(shù)據(jù)鎖定在鎖存器中,與此同時(shí),ByTE1/ByTE2負(fù)責(zé)數(shù)據(jù)信號(hào)的順序控制,當(dāng)兩者的比值為1時(shí),可以把數(shù)據(jù)輸入到8位的鎖存器中,此時(shí)相應(yīng)的4位輸入鎖存器中的數(shù)值也會(huì)出現(xiàn)轉(zhuǎn)變[1]。如果二者的比值為0,說(shuō)明ByTE1為0,就只能把數(shù)據(jù)輸入到4位的輸入器當(dāng)中,而WR2控制線可以寫信號(hào),另外XFER可以被看作是控制轉(zhuǎn)換信號(hào),如果XFER的數(shù)值為0的話,就只能將數(shù)據(jù)輸入到12位的DAC寄存器當(dāng)中,并且D/ A 接口會(huì)
電子測(cè)試 2017年20期2017-12-06
- 園藝拖拉機(jī)非接觸式手、腳一體化防水電子油門的研究
應(yīng)的位置信號(hào)經(jīng)鎖存器傳送給微處理器,微處理器將鎖存器傳來(lái)的數(shù)據(jù)進(jìn)行編碼,形成串行數(shù)據(jù)傳送給信號(hào)解碼轉(zhuǎn)換輸出電路,當(dāng)解碼轉(zhuǎn)換模塊U4選片有效時(shí),串行數(shù)據(jù)由解碼轉(zhuǎn)換模塊U4解碼轉(zhuǎn)換成主信號(hào)OUT1;當(dāng)解碼轉(zhuǎn)換模塊U5選片有效時(shí),串行數(shù)據(jù)由解碼轉(zhuǎn)換模塊U5解碼轉(zhuǎn)換成從信號(hào)OUT2。當(dāng)腳油門踩踏到一定位置,閉合手油門開關(guān)K1,此時(shí)油門踏板位置信號(hào)數(shù)據(jù)被鎖存,從而保持微處理器編碼、解碼轉(zhuǎn)換模塊解碼數(shù)據(jù)不變,因此轉(zhuǎn)換的主信號(hào)和從信號(hào)電壓不變,兼?zhèn)淞耸钟烷T功能。(圖3)
湖北農(nóng)機(jī)化 2017年5期2017-11-24
- MLX9229和MLX92232磁性鎖存器和開關(guān)傳感器
一系列新型磁性鎖存器和開關(guān)傳感器,首批產(chǎn)品是MLX92292和MLX92232。這是世界上首次實(shí)現(xiàn)在同一個(gè)封裝內(nèi)集成兩個(gè)硅裸片,標(biāo)志著磁感應(yīng)技術(shù)的重大進(jìn)步??捎糜谧兯傧?、動(dòng)力轉(zhuǎn)向、制動(dòng)和鎖/鎖存器在等汽車應(yīng)用,通過(guò)將兩個(gè)IC集成到單個(gè)封裝中,Melexis可以提供對(duì)滿足汽車市場(chǎng)可靠性要求至關(guān)重要的冗余工作。這也意味著在精度方面取得重大進(jìn)展——因?yàn)槊舾悬c(diǎn)比容納在單獨(dú)封裝中的分立器件要更緊密。MLX92232是使用最先進(jìn)的混合信號(hào)CMOS技術(shù)設(shè)計(jì)的第二代可編程
傳感器世界 2017年6期2017-11-21
- 高穩(wěn)定度可編程電壓基準(zhǔn)的設(shè)計(jì)
管基準(zhǔn)和雙緩沖鎖存器。AD669的數(shù)字量輸入是并行16位,雙緩沖鎖存器結(jié)構(gòu)可以消除數(shù)據(jù)畸變,在多路DAC系統(tǒng)中,可以同時(shí)輸出多個(gè)模擬量。芯片的控制信號(hào)與TTL/LSTTL/CMOS兼容。AD669的電壓最大輸出范圍是-10V~+10V,模擬量輸出建立時(shí)間短,具有良好的輸出電壓長(zhǎng)期穩(wěn)定性,非常適合用于高精度高穩(wěn)定度數(shù)控電壓基準(zhǔn)的設(shè)計(jì)。1 AD669的特點(diǎn)及引腳功能AD669具有如下特點(diǎn):1、16位分辨率;2、片內(nèi)集成輸出緩沖放大器;3、片內(nèi)集成高穩(wěn)定度掩埋齊
化工管理 2017年23期2017-09-11
- 內(nèi)存空間在雙空間存儲(chǔ)器上的推移技術(shù)實(shí)驗(yàn)
6個(gè)8位的推移鎖存器.目標(biāo)系統(tǒng)中設(shè)置了2個(gè)不可閉窗和14個(gè)可推移的窗框,在不可閉的255號(hào)窗壁中設(shè)置了8086CPU的首指令和初始化程序,在不可閉的254號(hào)窗壁設(shè)置了8086CPU的中斷向量表和雙空間存儲(chǔ)器的推移向量表.實(shí)驗(yàn)完成了8086CPU的上電過(guò)程、自動(dòng)執(zhí)行初始化程序、正確執(zhí)行中斷命令、正確執(zhí)行數(shù)據(jù)讀寫命令等操作,并將CPU對(duì)其1 MB內(nèi)存空間的隨機(jī)讀寫訪問(wèn)自動(dòng)落實(shí)為對(duì)16 MB雙空間存儲(chǔ)器指定位置的實(shí)時(shí)隨機(jī)訪問(wèn);實(shí)驗(yàn)還完成了隨時(shí)修改推移鎖存器的操作
- 一種應(yīng)用于10位SAR ADC的高精度比較器電路設(shè)計(jì)
隔離效果減小了鎖存器的回踢噪聲和失調(diào)電壓。動(dòng)態(tài)鎖存電路采用兩級(jí)正反饋,有效提高比較器的響應(yīng)速度。輸出緩沖級(jí)電路增強(qiáng)輸出級(jí)的驅(qū)動(dòng)能力,調(diào)整輸出波形。該比較器電路采用SMIC 65 nm CMOS工藝技術(shù)實(shí)現(xiàn),使用Cadence公司Spectre系列軟件對(duì)進(jìn)行仿真,設(shè)置工作電壓2.5 V,采樣頻率2 MHz,仿真結(jié)果表明,比較器的分辨率是0.542 5 mV,精度達(dá)到11位,失調(diào)電壓為1.405 μV,靜態(tài)功耗為63 μW,已成功應(yīng)用于10位SAR ADC。S
網(wǎng)絡(luò)安全與數(shù)據(jù)管理 2017年4期2017-03-10
- 基于汽車防撞雷達(dá)的偽隨機(jī)碼設(shè)計(jì)
,對(duì)代碼段中的寄存器長(zhǎng)度、反饋結(jié)構(gòu)、初始化信息等模塊作相應(yīng)修改,可得到不同長(zhǎng)度和反饋邏輯的線性反饋移位寄存器,進(jìn)而得到不同長(zhǎng)度和結(jié)構(gòu)的偽隨機(jī)碼。仿真分析及實(shí)驗(yàn)驗(yàn)證了該設(shè)計(jì)的可行性及有效性。偽隨機(jī)碼; 防撞雷達(dá); 汽車; 仿真隨著現(xiàn)代人生活水平的提高,對(duì)行車安全問(wèn)題也越來(lái)越重視,如何讓汽車變得更安全就成了人們追求的目標(biāo)。因此,市場(chǎng)的需求推動(dòng)了汽車防撞雷達(dá)技術(shù)的發(fā)展。防撞雷達(dá)是汽車安全行駛及泊車的關(guān)鍵裝置,該裝置可實(shí)現(xiàn)個(gè)人駕駛車輛前方、相對(duì)速度以及相對(duì)方位角等
上海電機(jī)學(xué)院學(xué)報(bào) 2016年5期2016-12-15
- 容忍單粒子多節(jié)點(diǎn)翻轉(zhuǎn)的三?;ユi加固鎖存器
的三模互鎖加固鎖存器黃正峰1,倪 濤1,歐陽(yáng)一鳴2,梁華國(guó)1(1. 合肥工業(yè)大學(xué)電子科學(xué)與應(yīng)用物理學(xué)院 合肥 230009;2. 合肥工業(yè)大學(xué)計(jì)算機(jī)與信息學(xué)院 合肥 230009)為了能夠容忍單粒子多節(jié)點(diǎn)翻轉(zhuǎn),提出了一種新穎的三?;ユi加固鎖存器。該鎖存器使用具有過(guò)濾功能的代碼字狀態(tài)保存單元(CWSP)構(gòu)成三模互鎖結(jié)構(gòu),并在鎖存器末端使用CWSP單元實(shí)現(xiàn)對(duì)單粒子多節(jié)點(diǎn)翻轉(zhuǎn)的容錯(cuò)。HSPICE仿真結(jié)果表明,相比于三模冗余(TMR)鎖存器,該鎖存器功耗延遲積(P
電子科技大學(xué)學(xué)報(bào) 2016年5期2016-10-14
- 多功能數(shù)字鐘的設(shè)計(jì)
S52單片機(jī)、鎖存器等組成,采用中斷的方式定時(shí),利用6段數(shù)碼管能穩(wěn)定的顯示時(shí)、分、秒,并且當(dāng)計(jì)時(shí)出現(xiàn)偏差時(shí),能糾正誤差,還能發(fā)出設(shè)定好的音樂(lè)及提示音?!娟P(guān)鍵字】 AT89S52單片機(jī) 中斷 數(shù)碼管一、引言數(shù)字鐘是采用數(shù)字電路實(shí)現(xiàn)對(duì)時(shí)、分、秒數(shù)字顯示的計(jì)時(shí)裝置,廣泛用于車站,值班門崗,碼頭等等公共場(chǎng)所,成為人們?nèi)粘I钪械谋匦杵?。諸如按時(shí)自動(dòng)打鈴、自動(dòng)報(bào)警、定時(shí)程序自動(dòng)控制、自動(dòng)起閉路燈、定時(shí)廣播、通斷動(dòng)力設(shè)備、定時(shí)開關(guān)烘箱、甚至各種定時(shí)電氣的自動(dòng)啟用等,所
中國(guó)新通信 2016年6期2016-05-06
- 供電中斷造成DAM-10發(fā)射機(jī)狀態(tài)失憶的原因分析
相應(yīng)的存儲(chǔ)器或鎖存器中的,不會(huì)因?yàn)楣╇娭袛喽鴣G失。但當(dāng)相關(guān)電路發(fā)生異?;蚬收蠒r(shí),發(fā)射機(jī)的狀態(tài)或數(shù)據(jù)將被改寫或清零,往往造成開機(jī)而無(wú)功率輸出、外電閃不能自動(dòng)開機(jī)等問(wèn)題。下面我就兩種常見(jiàn)的故障現(xiàn)象進(jìn)行分析。第一種故障現(xiàn)象是人工開機(jī)(無(wú)論低、中、高功率擋),合高壓,無(wú)功率輸出,需要人工重新升功率。本來(lái)DAM發(fā)射機(jī)的功率等級(jí)數(shù)據(jù)是鎖存在上/下計(jì)數(shù)器中的,值班員按下的功率等級(jí)開關(guān)按鈕選中相應(yīng)的上/下計(jì)數(shù)器,該計(jì)數(shù)器保存的功率等級(jí)數(shù)據(jù)將被送出,像人工按下升功率按鈕一樣
電子世界 2016年2期2016-03-22
- 一個(gè)5-bit 4 GS/s的插值型模數(shù)轉(zhuǎn)換器設(shè)計(jì)
大器陣列、高速鎖存器和編碼電路幾個(gè)部分。圖 1 ADC系統(tǒng)框架圖預(yù)放大器網(wǎng)絡(luò)由兩級(jí)預(yù)放大器陣列組成,逐級(jí)放大輸入電壓與參考電壓的差值,第一級(jí)由15個(gè)預(yù)放大器組成,插值系數(shù)為4;第二級(jí)由57個(gè)預(yù)放大器組成,插值系數(shù)為1,即采用均值技術(shù)。插值技術(shù)和均值技術(shù)能有效抑制預(yù)放大器的失調(diào)電壓[1]。為使每個(gè)預(yù)放大器在工作時(shí)有相同的狀態(tài),需在每級(jí)預(yù)放大器陣列邊緣加一些冗余預(yù)放大器(dummy pre-amps),因此本文在第一級(jí)兩端邊緣各加了3個(gè),在第二級(jí)兩端邊緣各加了
電子與封裝 2015年6期2015-12-05
- 某飛控?cái)?shù)據(jù)檢測(cè)設(shè)備通信接口設(shè)計(jì)
051通過(guò)地址鎖存器實(shí)現(xiàn)了可靠的連接,進(jìn)而實(shí)現(xiàn)了兩者之間的數(shù)據(jù)和控制指令的通信。飛控通信檢測(cè)裝置本文以C8051F000微處理器和TC74VHC537FW為控制處理核心,其他還包括一些供電等外圍電路,實(shí)現(xiàn)了對(duì)機(jī)上飛控核心部件SRAM的讀寫控制,原理框圖如圖1所示。圖1 記錄盤配置系統(tǒng)原理框圖這里的微處理器和控制處理芯片是基于一個(gè)支持實(shí)時(shí)通信和嵌入式跟蹤的32位ARM7TDMI-S CPU,并帶有128KB嵌入式的高速Flash存儲(chǔ)器。較小的封裝和很低的功耗
中國(guó)科技信息 2015年2期2015-11-16
- 利用基本RS鎖存器設(shè)計(jì)仲裁邏輯電路方法
法。例如,用D鎖存器進(jìn)行設(shè)計(jì),用優(yōu)先權(quán)編碼器進(jìn)行設(shè)計(jì),還有用單片機(jī)或計(jì)數(shù)器進(jìn)行設(shè)計(jì),但均存在一定缺陷[2-6]。用多個(gè)D鎖存器設(shè)計(jì)的仲裁邏輯電路,當(dāng)發(fā)生多個(gè)競(jìng)爭(zhēng)者同時(shí)請(qǐng)求情況時(shí),通過(guò)仿真實(shí)驗(yàn)發(fā)現(xiàn)存在仲裁失效現(xiàn)象;用優(yōu)先權(quán)編碼器或單片機(jī)進(jìn)行設(shè)計(jì),雖可以進(jìn)行仲裁,但需要按照優(yōu)先權(quán)高低排序等人為因素干預(yù),造成仲裁可能出現(xiàn)不平等性。筆者在研究基本RS鎖存器違背約束的現(xiàn)象時(shí),發(fā)現(xiàn)該電路具備自由競(jìng)爭(zhēng)確定輸出狀態(tài)的特點(diǎn),這為設(shè)計(jì)仲裁邏輯電路提供了又一解決方案。1 基本R
電氣電子教學(xué)學(xué)報(bào) 2015年3期2015-07-05
- 鎖存器和觸發(fā)器振蕩問(wèn)題分析
統(tǒng)的核心組成,鎖存器和觸發(fā)器則是時(shí)序邏輯電路的基本構(gòu)件,而S-R鎖存器是鎖存器和觸發(fā)器的構(gòu)成基礎(chǔ)。鎖存器和觸發(fā)器振蕩問(wèn)題是指它們無(wú)法在某個(gè)規(guī)定時(shí)間段內(nèi)達(dá)到一個(gè)可確認(rèn)的狀態(tài)。當(dāng)它們進(jìn)入振蕩狀態(tài)時(shí),既無(wú)法預(yù)測(cè)其輸出電平,也無(wú)法預(yù)測(cè)何時(shí)輸出才能穩(wěn)定。此時(shí),這種無(wú)用的輸出電平可以沿信號(hào)通道傳播下去,從而擴(kuò)大故障面,使問(wèn)題難以處理[1]。若要解決數(shù)字系統(tǒng)的振蕩問(wèn)題,則需探究S-R鎖存器產(chǎn)生振蕩問(wèn)題的本質(zhì)原因。借助電路輸入輸出的時(shí)序關(guān)系,本文分析S-R鎖存器出現(xiàn)振蕩的
電氣電子教學(xué)學(xué)報(bào) 2015年2期2015-07-04
- 基于AT89C52的光立方設(shè)計(jì)
字節(jié)RAM數(shù)據(jù)儲(chǔ)存器和8K Flash程序儲(chǔ)存器,8位的I/O口有4組,對(duì)運(yùn)行速度的要求,配置12MHZ晶振即可滿足。由于這種設(shè)計(jì)對(duì)MCU要求不高,使用普通的單機(jī)片就可以完成設(shè)計(jì),而且設(shè)計(jì)與制作也方便,成本不高。該設(shè)計(jì)只用了24只腳,還剩下8個(gè)端口方便以后的擴(kuò)展。2.2 光立方工作原理512個(gè)藍(lán)色散光LED組成了光立方,分8層,每層64個(gè)(8×8)LED,LED之間相互都間隔了一定距離,通透性比較好,其三維顯示效果是通過(guò)LED矩陣自身的空間立體性來(lái)實(shí)現(xiàn)的。
科技資訊 2014年35期2015-03-23
- 基于4位7段柔性數(shù)碼管的數(shù)字編解碼方案設(shè)計(jì)
單片機(jī)為核心、鎖存器和達(dá)林頓管陣列芯片為輔助器件的硬件電路系統(tǒng)以及對(duì)應(yīng)的數(shù)字編碼、解碼方案,用C語(yǔ)言實(shí)現(xiàn)了該編解碼方案的算法,并完成了軟硬件調(diào)試任務(wù)。實(shí)驗(yàn)結(jié)果表明,柔性數(shù)碼管可顯示4位相同數(shù)字和4位不同數(shù)字,顯示的內(nèi)容完整清晰,這套編解碼方案簡(jiǎn)易可行。PDLC型柔性數(shù)碼管;數(shù)字編碼方案;數(shù)字解碼方案;51單片機(jī);達(dá)林頓管陣列近年來(lái),與玻璃板具有相同阻擋性能的柔性基板材料成為顯示器制造商青睞的材料,與其他顯示器相比,柔性顯示器具有許多潛在的優(yōu)勢(shì):薄而輕、可彎
桂林電子科技大學(xué)學(xué)報(bào) 2015年4期2015-01-04
- 基于FPGA的速度和位置測(cè)量板卡的設(shè)計(jì)與實(shí)現(xiàn)
計(jì)數(shù)器及其數(shù)據(jù)鎖存器Cm,以及高頻脈沖計(jì)數(shù)器及其兩級(jí)數(shù)據(jù)鎖存器Cf和Ct構(gòu)成;其中速度鎖存器Cm和高頻脈沖鎖存器Ct由采樣脈沖觸發(fā),輔助高頻脈沖鎖存器Cf由反饋脈沖觸發(fā)。通過(guò)差分處理得到當(dāng)前周期Tn內(nèi)的轉(zhuǎn)速增量Cm和高頻脈沖增量Ct,并設(shè)高頻脈沖的頻率為fc,脈沖當(dāng)量為K,那么計(jì)算可得轉(zhuǎn)速為:位置測(cè)量硬件電路同樣采用高頻脈沖的兩級(jí)鎖存設(shè)計(jì),除此之外還包括位置計(jì)數(shù)器及其數(shù)據(jù)鎖存器Cmm,以及輔助位置鎖存器Ctt。由圖2可知,dTn-1和dTn這兩個(gè)時(shí)間差所對(duì)
電子設(shè)計(jì)工程 2014年13期2014-09-23
- Grain型級(jí)聯(lián)反饋移存器的非奇異性判定
in型級(jí)聯(lián)反饋移存器的非奇異性判定王秋艷,金晨輝(解放軍信息工程大學(xué)三院,鄭州 450004)Grain算法是歐洲序列密碼工程eSTREAM最終入選的面向硬件實(shí)現(xiàn)的3個(gè)序列密碼算法之一,它由2個(gè)反饋移存器和前饋函數(shù)組成,能有效抵御基于線性反饋移存器的序列密碼攻擊。針對(duì)以Grain算法為特例的Grain型級(jí)聯(lián)反饋移存器的非奇異性判定問(wèn)題,給出Grain型級(jí)聯(lián)反饋移存器在初始化過(guò)程和密鑰流生成過(guò)程中,狀態(tài)刷新變換均構(gòu)成雙射的充分條件,并通過(guò)反例說(shuō)明對(duì)于有限域上
計(jì)算機(jī)工程 2014年3期2014-06-02
- 八路搶答器的設(shè)計(jì)與實(shí)現(xiàn)
主要元器件就是鎖存器。當(dāng)該鎖存器的使能端為有效電平(如低電平)時(shí),將當(dāng)前輸出鎖定,并阻止新的輸入信號(hào)通過(guò)鎖存器。(3)鎖存控制電路:根據(jù)要求使鎖存電路處于鎖存或解鎖狀態(tài)。一輪搶答完成后,應(yīng)將鎖存電路的封鎖解除,使鎖存器重新處于等待接收狀態(tài),以便進(jìn)行下一輪搶答。(4)編碼電路:將鎖存電路輸出端產(chǎn)生的電平信號(hào),編碼為相應(yīng)的三位二進(jìn)制數(shù)碼。(5)譯碼顯示電路:將編碼電路輸出的二進(jìn)制數(shù)碼,經(jīng)顯示譯碼器,轉(zhuǎn)換為數(shù)碼管所需的邏輯電平,驅(qū)動(dòng)LED數(shù)碼管顯示相應(yīng)的十進(jìn)制數(shù)
電子測(cè)試 2014年24期2014-02-22
- 低功耗0.18 μm 10 Gbit/s CMOS 1∶4分接器設(shè)計(jì)
這種結(jié)構(gòu)由5個(gè)鎖存器構(gòu)成,其中下面2個(gè)鎖存器構(gòu)成主-從D觸發(fā)器,該觸發(fā)器在時(shí)鐘下降沿采樣,然后在時(shí)鐘上升沿輸出.上面3個(gè)鎖存器構(gòu)成主-從-從D 觸發(fā)器,該觸發(fā)器在時(shí)鐘上升沿采樣,然后在時(shí)鐘下降沿輸出.當(dāng)時(shí)鐘頻率等于輸入數(shù)據(jù)速率的一半時(shí),可將輸入數(shù)據(jù)的相鄰比特分接到上下2路觸發(fā)器中,并且在時(shí)鐘的上升沿同步輸出.這種結(jié)構(gòu)所需時(shí)鐘的速率是輸入數(shù)據(jù)比特率的一半,降低了時(shí)鐘通道的設(shè)計(jì)難度,同時(shí)也降低了功耗.圖2 半速率1∶2分接器結(jié)構(gòu)2 電路設(shè)計(jì)2.1 鎖存器電路選
- 彈藥侵徹目標(biāo)硬層的抗干擾設(shè)計(jì)*
、下降沿檢測(cè)、鎖存器、計(jì)數(shù)器組成。作用是濾除第一類干擾并且計(jì)出侵徹彈藥已經(jīng)侵徹的層數(shù)。第二部分是定時(shí)器部分,由鎖存器、定時(shí)器組成,作用是消除第二類干擾信號(hào),即雙峰干擾信號(hào)。因?yàn)檎麄€(gè)系統(tǒng)多采用的邏輯器件、計(jì)數(shù)器、定時(shí)器等,受外界干擾影響較小。調(diào)試好后進(jìn)行相應(yīng)的封裝。以保證硬件實(shí)現(xiàn)的可靠性。圖4 假設(shè)輸入信號(hào)假設(shè)輸入信號(hào)如圖4所示,圖中有兩個(gè)層信號(hào),第一層為常規(guī)的層信號(hào),第二層為雙峰干擾的層信號(hào),當(dāng)這個(gè)信號(hào)輸入系統(tǒng)時(shí),各模塊的時(shí)序圖如圖5所示。圖5 系統(tǒng)各點(diǎn)時(shí)
彈箭與制導(dǎo)學(xué)報(bào) 2013年5期2013-12-10
- 高嶺換流站潮流反轉(zhuǎn)保護(hù)動(dòng)作的分析研究
刻的電壓值送到鎖存器做電壓方向判斷;(3)功率水平,實(shí)時(shí)判斷功率水平是否大于參考值(本工程設(shè)定為最小功率值)。如果以上3個(gè)條件均滿足,則經(jīng)過(guò)延時(shí)啟動(dòng)保護(hù)出口邏輯。潮流反轉(zhuǎn)保護(hù)的具體邏輯框圖如圖1所示,其中:Ud1為高壓側(cè)直流電壓;Ud2為低壓側(cè)直流電壓;Id1為高壓側(cè)直流電流;Id2為低壓側(cè)直流電流。潮流反轉(zhuǎn)保護(hù)中開放時(shí)間窗口的電壓條件為:直流電壓Ud1和Ud2分別取絕對(duì)值,然后經(jīng)過(guò)平滑濾波后取最小值,小于0.2 pu則開放2 s的時(shí)間窗口,并同時(shí)觸發(fā)鎖存
網(wǎng)絡(luò)安全與數(shù)據(jù)管理 2013年6期2013-05-14
- 英飛凌推出采用超小型SOT23封裝的高精度、高能效TLE496x霍爾傳感器
單/雙極開關(guān)或鎖存器可用于電動(dòng)車窗、天窗、后備箱鎖、雨刷器、安全帶、凸輪軸、變速桿和多種工業(yè)BLDC電機(jī)等。TLE496x霍爾傳感器的使用使這些設(shè)備更為緊湊和更為經(jīng)濟(jì),它們無(wú)需使用任何外部電阻。根據(jù)具體應(yīng)用,還可以不使用預(yù)電阻或TVS保護(hù)二極管,這進(jìn)一步節(jié)省了設(shè)備成本和PCB空間。尺寸僅為2.9×1.3×1.0 mm3的SOT23封裝比當(dāng)今最小的產(chǎn)品小大約30%。憑借低至1.6 mA的電流消耗量,TLE496x全新霍爾傳感器的電流水平只有類似產(chǎn)品的一半左右
電子設(shè)計(jì)工程 2013年10期2013-03-24
- 低功耗0.18 μm 10 Gbit/s CMOS 1∶4分接器設(shè)計(jì)
這種結(jié)構(gòu)由5個(gè)鎖存器構(gòu)成,其中下面2個(gè)鎖存器構(gòu)成主-從D觸發(fā)器,該觸發(fā)器在時(shí)鐘下降沿采樣,然后在時(shí)鐘上升沿輸出.上面3個(gè)鎖存器構(gòu)成主-從-從D 觸發(fā)器,該觸發(fā)器在時(shí)鐘上升沿采樣,然后在時(shí)鐘下降沿輸出.當(dāng)時(shí)鐘頻率等于輸入數(shù)據(jù)速率的一半時(shí),可將輸入數(shù)據(jù)的相鄰比特分接到上下2路觸發(fā)器中,并且在時(shí)鐘的上升沿同步輸出.這種結(jié)構(gòu)所需時(shí)鐘的速率是輸入數(shù)據(jù)比特率的一半,降低了時(shí)鐘通道的設(shè)計(jì)難度,同時(shí)也降低了功耗.圖2 半速率1∶2分接器結(jié)構(gòu)2 電路設(shè)計(jì)2.1 鎖存器電路選
- 高精度SC PIPELINED ADC預(yù)放大鎖存比較器的分析與設(shè)計(jì)*
此基礎(chǔ)上著重對(duì)鎖存器的延遲時(shí)間、失調(diào)電壓和回饋噪聲進(jìn)行了優(yōu)化設(shè)計(jì)。1 電路時(shí)序及原理根據(jù)所應(yīng)用的流水線工作原理可知,奇數(shù)級(jí)中的比較器必須在偶數(shù)級(jí)進(jìn)入保持階段前輸出比較結(jié)果,以便控制偶數(shù)級(jí)產(chǎn)生保持所需要的電壓余量,整個(gè)電路在兩相不交疊時(shí)鐘控制下工作。本文設(shè)計(jì)的流水線采樣頻率為 50 MHz,時(shí)鐘周期為 20 ns,其中 φ1、φ2為開關(guān)電容電路的非交疊時(shí)鐘,為了減少電荷注入效應(yīng)(饋通效應(yīng)),同時(shí)需要 φ1a、φ2a作為提前關(guān)斷時(shí)鐘。當(dāng) φ1為高電平時(shí),偶數(shù)級(jí)
電子技術(shù)應(yīng)用 2012年4期2012-07-03
- 數(shù)字圖像采集接口電路設(shè)計(jì)方法
之間,利用兩個(gè)鎖存器分別鎖存狀態(tài)和圖像數(shù)據(jù),處理器通過(guò)兩個(gè)I/O端口分別讀取。在采樣時(shí)鐘的上升沿?cái)?shù)據(jù)鎖存器保存?zhèn)鞲衅鬏敵龅膱D像數(shù)據(jù),當(dāng)處理器通過(guò)I/O口讀取圖像時(shí),數(shù)據(jù)鎖存器輸出數(shù)據(jù)。其它情況下,鎖存器輸出處于高阻狀態(tài)。處理器通過(guò)狀態(tài)鎖存器讀取同步信號(hào)和圖像就緒(Ready)指示信號(hào)。在數(shù)據(jù)鎖存器保存圖像數(shù)據(jù)的同時(shí),狀態(tài)鎖存器產(chǎn)生Ready信號(hào)(從‘0’到‘1’)。處理器讀取圖像數(shù)據(jù)時(shí),Ready信號(hào)自動(dòng)清除(從‘1’到‘0’)。處理器讀取狀態(tài)時(shí)鎖存器驅(qū)動(dòng)
湖南科技學(xué)院學(xué)報(bào) 2012年8期2012-04-08
- Allegro MicroSystems公司宣布推出新型雙線霍爾效應(yīng)鎖存器
型雙線霍爾效應(yīng)鎖存器——A1244。該產(chǎn)品目前已在工廠進(jìn)行編程,以優(yōu)化磁性開關(guān)點(diǎn)的準(zhǔn)確度。A1244霍爾效應(yīng)鎖存器采用與該系列中互補(bǔ)設(shè)備(單極開關(guān))上使用的、相同的專有高頻率四相斬波穩(wěn)定技術(shù)。當(dāng)在惡劣的應(yīng)用環(huán)境中使用時(shí),Allegro先進(jìn)的 BiCMOS晶圓制造工藝可在過(guò)熱情況下實(shí)現(xiàn)磁穩(wěn)定性,以及消除單元件器件中固有的偏移。由于雙線鎖存器比傳統(tǒng)的開路集電極開關(guān)少用一根線,因此雙線鎖存器尤其適用于對(duì)成本敏感的應(yīng)用。而且,由于電流始終為兩個(gè)指定的水平之一,因此
電子產(chǎn)品可靠性與環(huán)境試驗(yàn) 2012年1期2012-03-29
- 鐵電存儲(chǔ)器在存儲(chǔ)測(cè)試系統(tǒng)中的應(yīng)用
8字節(jié)特殊功能寄存器(SFR)地址空間及多達(dá)40個(gè)I/O引腳。接口電路如圖3所示,其中P0口分配給16 bit的AD轉(zhuǎn)換器及鎖存器的控制端。P1.0~P1.7連接8位數(shù)據(jù)端口,上位機(jī)通過(guò)P1口讀寫存儲(chǔ)器;系統(tǒng)實(shí)現(xiàn)雙通道200 ksps采樣10 s,且16位分辨率的 AD轉(zhuǎn)換, 需 22根地址線占用 P2.0~P4.5口,用來(lái)給4 MW的外存儲(chǔ)器尋址。P4.7、P4.6接 M28W640的片選E和輸出使能G,存儲(chǔ)器數(shù)據(jù)輸入端口DQ1~DQ15直接與AD轉(zhuǎn)換器
電子設(shè)計(jì)工程 2011年21期2011-06-05
- 基于數(shù)字電子技術(shù)的A/D轉(zhuǎn)換器的設(shè)計(jì)與實(shí)現(xiàn)
74LS373鎖存器兩片,內(nèi)置驅(qū)動(dòng)七段譯碼器CD4511三片,共陰數(shù)碼管三個(gè)。首先使輸入的模擬量在0V~5V之間均勻變化,A/D轉(zhuǎn)換的同時(shí)進(jìn)行數(shù)據(jù)存儲(chǔ),并將當(dāng)前的測(cè)量數(shù)據(jù)顯示在數(shù)碼管上,用實(shí)驗(yàn)臺(tái)上的數(shù)字電壓表測(cè)量模擬輸入端輸入電壓值,并進(jìn)行記錄,將其與輸出顯示在數(shù)碼管上的數(shù)字量進(jìn)行對(duì)比。轉(zhuǎn)換全部完成后,在不掉電的情況下,通過(guò)控制計(jì)數(shù)器和存儲(chǔ)器將存儲(chǔ)數(shù)據(jù)進(jìn)行回放顯示,記錄顯示數(shù)據(jù),并將其與實(shí)驗(yàn)臺(tái)上的數(shù)字電壓表測(cè)量的輸入電壓值進(jìn)行比較,以便觀察測(cè)量結(jié)果。2 硬
大慶師范學(xué)院學(xué)報(bào) 2010年3期2010-09-25
- 基于TMS320F2812 DSP的運(yùn)動(dòng)控制器的硬件系統(tǒng)設(shè)計(jì)*
路DAC做一個(gè)鎖存器,將數(shù)字信號(hào)鎖存下來(lái),如果沒(méi)有新的輸入,模擬量將會(huì)保持下來(lái)。這樣就可以使IO空間數(shù)據(jù)線為每個(gè)DAC送入正確的值了。用一片CPLD元件EPM570實(shí)現(xiàn)上述的4個(gè)鎖存器。將4個(gè)鎖存器的地址定義為1500H ~1503H,分別對(duì)應(yīng)了 X、Y、Z、W 四軸,用VHDL語(yǔ)言實(shí)現(xiàn)四個(gè)鎖存器的功能,并且還實(shí)現(xiàn)對(duì)四個(gè)鎖存器的地址分配。給每個(gè)鎖存器送數(shù)字量不可能是同時(shí)進(jìn)行的,肯定是要按照順序依次輸入,而且在某種情況下還可能中間要間斷一點(diǎn)時(shí)間。但是該系統(tǒng)是
河南工學(xué)院學(xué)報(bào) 2010年3期2010-06-13
- 雷達(dá)天線運(yùn)動(dòng)參數(shù)的自動(dòng)測(cè)量
時(shí)間間隔,并用鎖存器鎖存計(jì)數(shù)器最后的計(jì)數(shù)值,得到天線方位的實(shí)時(shí)角度Φ。此角度值隨天線方位角度的變化而實(shí)時(shí)變化。正回掃信號(hào)從低電平變化到高電平時(shí),表示天線方位處于扇掃的左邊界,錄取此刻的角度值得到天線方位左邊界的角度值ΦL。正回掃信號(hào)從高電平變化到低電平時(shí),表示天線方位處于扇掃的右邊界,錄取此刻的角度值得到天線方位右邊界的角度值ΦR,則天線方位扇掃范圍可通過(guò)ΦR-ΦL得到。2.3 天線方位扇掃速度的測(cè)量正回掃信號(hào)的周期,即持續(xù)一個(gè)完整的高電平、低電平的時(shí)間,
中國(guó)測(cè)試 2010年5期2010-04-26