電子與信息學(xué)報
綜述評論
專業(yè)論文
- OpenPARF: 基于深度學(xué)習(xí)工具包的大規(guī)模異構(gòu)FPGA開源布局布線框架
- NN-EdgeBuilder:面向邊緣端設(shè)備的高性能神經(jīng)網(wǎng)絡(luò)推理框架
- 基于指令生成約束的RISC-V測試序列生成方法
- 面向CMOS圖像傳感器芯片的3D 芯粒(Chiplet) 非接觸互聯(lián)技術(shù)
- 基于免疫算法的鐵電場效應(yīng)晶體管多態(tài)門設(shè)計方法
- 面向寄存器傳輸級設(shè)計階段的高效高精度功耗預(yù)測模型
- 模塊化片上系統(tǒng)中高級可擴展接口的死鎖避免
- 基于隧穿磁阻磁強計的軟物理不可克隆函數(shù)設(shè)計
- 面向自旋存內(nèi)計算架構(gòu)的圖算法優(yōu)化設(shè)計
- 基于Rowhammer 物理不可克隆函數(shù)的物理設(shè)備測繪框架
- 一種針對格基后量子密碼的能量側(cè)信道分析框架
- 脈沖神經(jīng)網(wǎng)絡(luò)權(quán)重量化方法與對抗魯棒性分析
- 基于壓控自旋軌道矩磁性隨機存儲器的存內(nèi)計算全加器設(shè)計
- 一種星載在軌神經(jīng)網(wǎng)絡(luò)的容錯設(shè)計方法
- 波動動態(tài)差分邏輯RISC-V CPU芯核的功耗抑制技術(shù)研究
- 基于圖神經(jīng)網(wǎng)絡(luò)的門級硬件木馬檢測方法
- 基于分段線性模型針對傳輸線脈沖瞬態(tài)干擾信號的芯片協(xié)同防護設(shè)計方法
- 低面積與低延遲開銷的三節(jié)點翻轉(zhuǎn)容忍鎖存器設(shè)計
- 一種自適應(yīng)圖像插值算法及加速引擎的協(xié)同設(shè)計
- 利用細(xì)粒度采樣的低開銷雙輸出異或門真隨機數(shù)發(fā)生器研究
- 魔方派:面向全同態(tài)加密的存算模運算加速器設(shè)計
- 基于深度強化學(xué)習(xí)的有源中點鉗位逆變器效率優(yōu)化設(shè)計
- 考慮流端口數(shù)量約束下的連續(xù)微流控生物芯片流路徑規(guī)劃算法
- 基于ZnO憶阻器的高魯棒性毛刺型物理不可克隆函數(shù)設(shè)計
- 極化敏感陣列到達方向估計方法的FPGA實現(xiàn)
- 面向存算一體架構(gòu)中Tanh激活函數(shù)的絕對值電路設(shè)計
- 局部有源憶阻耦合異質(zhì)神經(jīng)元的設(shè)計及在DNA編碼圖像加密的應(yīng)用
- 基于與異或非圖的混合粒度可重構(gòu)密碼運算單元設(shè)計
- 面向格基后量子密碼算法的可重構(gòu)多項式乘法架構(gòu)
- 低測試逃逸的晶圓級適應(yīng)性測試方法
- 連續(xù)微流控生物芯片下一種多階段啟發(fā)式的流層物理協(xié)同設(shè)計算法
- 應(yīng)用于CMOS圖像傳感器的高速全差分兩步式ADC設(shè)計方法
- 一種基于存儲器內(nèi)建自測試的新型動態(tài)March算法設(shè)計
- 用于時分復(fù)用技術(shù)的多階段協(xié)同優(yōu)化FPGA布線方法