熊召新

(陜西理工大學(xué) 物理與電信工程學(xué)院， 陜西 漢中 723000)

比較器是模數(shù)轉(zhuǎn)換器或數(shù)字DC-DC變換器的關(guān)鍵模塊之一，決定著A/D和數(shù)字DC-DC變換器的速度、精度和功耗指標(biāo)。比較器電路是數(shù)?；旌霞呻娐分械淖罨灸K之一，被廣泛應(yīng)用于模數(shù)轉(zhuǎn)換器(A/D)[1]、數(shù)字DC-DC轉(zhuǎn)換器等電路系統(tǒng)中。隨著數(shù)字通信、數(shù)字化雷達(dá)、軟件無線電等技術(shù)的高速發(fā)展，推動(dòng)比較器向著快速方向發(fā)展。與此同時(shí)，隨著半導(dǎo)體技術(shù)的發(fā)展，半導(dǎo)體器件工藝尺寸的降低，促進(jìn)在集成電路設(shè)計(jì)中采用更多低功耗設(shè)計(jì)技術(shù)。

在高速低功耗的模數(shù)轉(zhuǎn)換器設(shè)計(jì)中，比較器是其中的關(guān)鍵模塊，其速度、功耗和噪聲等性能對(duì)模數(shù)轉(zhuǎn)換器有著至關(guān)重要的影響。通常采用多級(jí)開環(huán)比較器[2]、動(dòng)態(tài)鎖存再生比較器[3-4]或預(yù)放大鎖存比較器[5]等結(jié)構(gòu)來獲得較高的速度，多級(jí)開環(huán)比較器能夠獲得較高的速度和精度，但受到多級(jí)放大器帶來的帶寬限制影響，很難實(shí)現(xiàn)非常高的速度。動(dòng)態(tài)鎖存比較器可以實(shí)現(xiàn)較高的速度，但是由于其結(jié)構(gòu)限制，失調(diào)電壓較大，精度較低。預(yù)放大鎖存比較器，在動(dòng)態(tài)比較器前增加一級(jí)放大器，速度和精度能力較為均衡。

本文以預(yù)放大鎖存比較器為研究對(duì)象，研究了影響比較器速度的主要因素，研究結(jié)果表明，預(yù)放大器和數(shù)字鎖存器之間的級(jí)間負(fù)載電容對(duì)比較器前置放大器速度影響較大，實(shí)際電路設(shè)計(jì)中要設(shè)法降低級(jí)間電容的大小。

1 電路結(jié)構(gòu)

圖1 預(yù)放大數(shù)字鎖存比較器結(jié)構(gòu)

大多數(shù)情況下，預(yù)放大比較器由前置放大器和再生式正反饋鎖存器組成[6-7]，如圖1所示。通常，典型的正反饋數(shù)字鎖存器有10～20 mV的遲滯或失調(diào)電壓，因此，在數(shù)字鎖存器前面需要放置一個(gè)前置放大器，將輸入的模擬信號(hào)放大，以便數(shù)字鎖存器進(jìn)行正確的判決。

2 預(yù)放大鎖存比較器的速度提升方法

2.1 前置放大器

比較器的速度與前置放大器的壓擺率和帶寬相關(guān)，在高速高精度比較器的設(shè)計(jì)中，前置放大器需要一個(gè)比較高的帶寬以保證其延時(shí)足夠小，但受到增益帶寬積的限制，在高帶寬情況下很難實(shí)現(xiàn)較高的增益。在CMOS電路中采用套筒結(jié)構(gòu)是提高單級(jí)放大器增益和輸出阻抗最有效的辦法之一，但需要較高的工作電壓，隨著工作電壓的降低，這種方法不再可行。若在前置放大器中采用多級(jí)級(jí)聯(lián)放大器結(jié)構(gòu)[8-9]，對(duì)于單級(jí)放大器而言，其頻域響應(yīng)函數(shù)為[10]

(1)

如果每級(jí)放大器相同，則總的頻域響應(yīng)函數(shù)為

(2)

多級(jí)級(jí)聯(lián)放大器的-3 dB帶寬為

(3)

可見隨著單級(jí)放大器級(jí)聯(lián)數(shù)目n的增加，多級(jí)級(jí)聯(lián)放大器的帶寬隨之減少，帶寬的減少意味著前置放大器延時(shí)增大。因此，為提高比較器的速度，往往采用單級(jí)放大器作為前置放大器，并利用其他增益自舉方法提高其增益大小，如二極管負(fù)載、負(fù)電阻負(fù)載等實(shí)現(xiàn)低增益寬帶放大器都是比較可行的方法。

圖2(a)所示為利用負(fù)電阻進(jìn)行正反饋的增益自舉前置放大器電路，圖2(b)則是利用附加電流增加增益的前置放大器。

(a) 負(fù)電阻增益自舉放大器 (b) 附加電流增益自舉放大器 圖2 前置放大器

圖2(a)中的NMOS管MN3、MN4作為負(fù)電阻同二極管連接的NMOS管MN1、MN2并聯(lián)，以實(shí)現(xiàn)較高的增益，在忽略寄生電容Ca、Cb及NMOS管漏源之間輸出電阻r0的情況下，其放大器增益為

(4)

從公式(4)可以看出，MN1和MN3跨導(dǎo)相等時(shí)，理論上可以提供接近于無窮大的增益。

圖2(b)中的NMOS管MN3和MN4做為恒流源，為輸入對(duì)管MP1和MP2提供一個(gè)附加電流，增大其增益。同理忽略寄生電容Cc、Cd及NMOS管漏源之間輸出電阻r0，其電路增益為

(5)

從公式(5)可見，減小MN1的跨導(dǎo)gMN1，或增大輸入對(duì)管的跨導(dǎo)gMP1，可提高這種單級(jí)放大器的增益。MOS管的跨導(dǎo)按定義可寫為

(6)

由公式(6)可知，要減小NMOS管MN1的跨導(dǎo)gMN1，在電流恒定條件下，可減小管子的寬長比；而增大PMOS管MP1的寬長比，雖然也可以增大放大器電路的增益，但是卻增大了輸入寄生電容，影響放大器的速度。由公式(4)和(5)對(duì)比可見，在忽略寄生電容的理想情況下，在保證相同的帶寬情況下，圖2(a)中的單級(jí)放大器結(jié)構(gòu)能提供更大的增益，更適合作為預(yù)放大數(shù)字鎖存比較器的前置放大器。但實(shí)際電路中，隨著信號(hào)頻率的增大，放大器中各個(gè)MOS管的寄生電容對(duì)電路增益和帶寬的影響無法忽略。

圖3是圖2中兩種單級(jí)放大器相對(duì)應(yīng)的小信號(hào)等效電路，其中圖3(a)是利用負(fù)電阻正反饋增益提高的放大器小信號(hào)圖，圖3(b)則是利用附加恒流源提高輸入對(duì)管增益放大器的小信號(hào)圖?？紤]寄生電容的影響及輸出電阻r0的影響，分析圖2中放大器的電壓增益。

(a) 負(fù)電阻增益自舉放大器小信號(hào) (b) 附加電流增益自舉放大器小信號(hào) 圖3 前置放大器小信號(hào)圖

對(duì)圖3(a)中的a和b兩節(jié)點(diǎn)列方程，由于電路對(duì)稱，有g(shù)MP=gMP1=gMP2，gMN1=gMN2，gMN3=gMN4，r0=r0,MN1=r0,MN2，C1=Ca=Cb=Cgs,MN1+Cdb,MN1+Cdb,MN3+Cgs,MN4+Cdb,MP1，可得下面兩方程式：

(1/r0+gMN1+sC1)Va=-gMPVINP-gMN3Vb,

(7)

(1/r0+gMN1+sC1)Vb=-gMPVINN-gMN3Va,

(8)

其中VINP=-VINN=VIN/2。解公式(7)和(8)構(gòu)成的方程組，得到圖3(a)中放大器的增益為

(9)

由公式(9)可見，在實(shí)際的負(fù)電阻正反饋增益提高放大器電路中，即使NMOS管MN1和MN3跨導(dǎo)相等，實(shí)際的增益并不能實(shí)現(xiàn)理論值上的無窮大，實(shí)際增益為gMP·r0，電路的-3 dB帶寬為1/(r0C1)。

對(duì)圖3(b)中的c和d兩節(jié)點(diǎn)同樣列方程，由于電路對(duì)稱，同樣有g(shù)MP=gMP1=gMP2，gMN1=gMN2，gMN3=gMN4，r0=r0,MN1=r0,MN2，C2=Cc=Cd=Cgs,MN1+Cdb,MN1+Cdb,MN3+Cdb,MP1，可得下面兩方程式：

(1/r0+gMN1+sC2)Vc=-gMPVINP-gMN3VNbias,

(10)

(1/r0+gMN1+sC2)Vd=-gMPVINN-gMN3VNbias。

(11)

同理有VINP=-VINN=VIN/2，解公式(10)和(11)構(gòu)成的方程組，得到圖3(b)中放大器的增益為

(12)

由公式(12)可見，附加的直流電流源沒有改變放大器的增益公式，只增加了放大器級(jí)輸入對(duì)管跨導(dǎo)gMP。在寄生電容影響下，圖2(b)中的放大器電路，其增益為gMP/(1/r0+gMN1)，-3 dB帶寬為[1/(r0C2)+gMN1/C2]。實(shí)際電路設(shè)計(jì)中，為提高增益，通常減小NMOS管MN1的跨導(dǎo)gMN1，適當(dāng)增大附加直流電流源gMN3VNbias。

對(duì)比圖2中兩個(gè)放大器電路，在兩放大器電路的偏置電流源電流相同情況下，已知C1>C2，因此圖2(a)中放大器電路的-3 dB帶寬要小于圖2(b)中的放大器電路的-3 dB帶寬。

2.2 鎖存器的延時(shí)

一個(gè)基本的動(dòng)態(tài)鎖存器電路如圖4所示。

圖4 動(dòng)態(tài)PMOS鎖存器

圖5 動(dòng)態(tài)PMOS鎖存器小信號(hào)模型圖

動(dòng)態(tài)鎖存器的工作過程如下：CLK為低電平時(shí)，MP3和MP4開啟，鎖存器工作在復(fù)位狀態(tài)，節(jié)點(diǎn)e和f都會(huì)復(fù)位到相同的高電位，比較器的輸出都為零電位。當(dāng)CLK為高電平時(shí)，MP3和MP4關(guān)閉，預(yù)放大器產(chǎn)生第一級(jí)的輸出XP、XN，通過MN5和MN6被傳遞到鎖存再生級(jí)，MP5和MP6構(gòu)成一組正反饋，正反饋使得節(jié)點(diǎn)e和f的輸出電位被分離成不平衡的輸出，一端為高，接近于VDD，一端為低，接近于GND，這一組不平衡的輸出經(jīng)過兩個(gè)反相器的整形后，產(chǎn)生最終的比較器輸出信號(hào)。

圖4中的動(dòng)態(tài)鎖存器在忽略時(shí)鐘開關(guān)后的小信號(hào)模型圖如圖5所示。

由于電路兩端對(duì)稱，故有Ce=Cf=Cgs,MP6+Cdb,MP5+Cdb,MN5，gMP5=gMP6，由圖5可寫出動(dòng)態(tài)鎖存器的時(shí)間延時(shí)公式為：

(13)

當(dāng)MP5和MP6工作在飽和態(tài)，主要負(fù)載電容是Cgs，忽略較小的電容Cdb，公式(13)可改寫為：

(14)

從公式(14)可以看出，鎖存器的延時(shí)時(shí)間受到MOS管溝道長度的限制，再生級(jí)的晶體管應(yīng)該采用較小的尺寸進(jìn)行設(shè)計(jì)。同時(shí)，初始靜態(tài)電流I0增大，也可提高再生速度。

3 仿真結(jié)果

對(duì)圖2中單級(jí)兩種放大器用VIS 0.4 μm BCD工藝Hspice仿真對(duì)比，電源電壓為5 V，前置放大器偏置電流約90 μA。

圖6是圖2中兩種前置放大器的的頻域仿真結(jié)果，從圖6中的仿真結(jié)果可以看出，利用負(fù)電阻正反饋提高增益的前置放大器，增益約為23.8 dB，-3 dB帶寬約為12.65 MHz。

圖6 預(yù)放大器的頻率仿真結(jié)果

采用附加電流源反饋的增益放大器增益僅僅為7.77 dB，要得到與負(fù)電阻正反饋前置放大器類似的增益，需要采用三級(jí)放大器串聯(lián)，這顯然大大增大了電路的總功耗。其-3 dB帶寬約為171 MHz，利用附加電流源反饋，由于大大減小了前置放大器與鎖存器之間的級(jí)間電容，因此-3 dB帶寬大幅提高。根據(jù)公式(3)可知，如果采用三級(jí)放大器串聯(lián)，其-3 dB帶寬約為原來的一半。

將比較器的負(fù)輸入端固定在2.5 V，正輸入端輸入一個(gè)20 ns，即50 MHz的周期方波信號(hào)，低電平為2.0 V, 高電平為3.0 V，采用同樣的動(dòng)態(tài)鎖存器，考察兩種比較器的整體傳輸延時(shí)時(shí)間，圖7是兩種比較器的延時(shí)仿真結(jié)果。

圖7 兩種比較器的延時(shí)仿真結(jié)果

從圖7中可以看出，利用附加電流源提高前置放大器的增益，減小了級(jí)間負(fù)載電容大小，其延時(shí)比利用負(fù)電阻反饋提高前置放大器增益的預(yù)放大比較器延時(shí)少6.45%。

圖8是兩種比較器的版圖，負(fù)電阻反饋比較器版圖有效面積為66.3×70.2 μm2，而附加電流源比較器版圖有效面積為70.2×71.1 μm2，這是由于受到附加的電流源電路影響造成面積稍微有所增大。

(a) 負(fù)電阻反饋比較器版圖 (b) 附加電流源反饋比較器版圖圖8 兩種比較器的版圖

4 結(jié) 論

預(yù)放大鎖存器結(jié)構(gòu)的比較器采用低增益的單級(jí)放大器作為前置放大器，消除動(dòng)態(tài)鎖存器過大的失調(diào)電壓，前置放大器的增益和級(jí)間電容大小對(duì)比較器的性能有較大的影響。本文通過在前置放大器中引入負(fù)電阻正反饋，可以獲得合適的增益，滿足比較器的高精度要求，但這種方法引入了較大的級(jí)間電容，降低放大器的-3 dB帶寬，降低了整個(gè)預(yù)放大比較器的速度。在實(shí)際電路設(shè)計(jì)中，為保證有足夠高的速度，在保證有足夠高增益的前提下，應(yīng)當(dāng)使負(fù)電阻反饋引入的級(jí)間電容盡可能小，避免前置放大器延時(shí)過大。

如采用引入附加電流源提高增益的前置放大器，為滿足足夠的精度，需要采用三級(jí)串聯(lián)才能得到足夠的增益放大，但這顯然會(huì)消耗過多的功耗。因此，采用單級(jí)的負(fù)電阻正反饋放大器作為預(yù)放大器鎖存器的前置放大器，在高速高精度的A/D或數(shù)字控制DC-DC電路系統(tǒng)中更為合適，而在對(duì)精度要求較低的高速A/D中，采用附加電流源的放大器作為前置放大器的比較器更為合理。本文的研究結(jié)果對(duì)正確設(shè)計(jì)應(yīng)用于A/D或數(shù)字DC-DC的比較器電路參數(shù)選取提供參考。

[1] SONG B S.深亞微米CMOS模擬集成電路設(shè)計(jì)[M].劉力源，譯.北京:科學(xué)出版社，2014.

[2] ALLEN P E,HURST P J,LEWIS S H,et al.模擬集成電路的分析與設(shè)計(jì)[M].張曉琳，譯.北京:高等教育出版社,2005：194-199.

[3] KOBAYASHI T,NOGAMI K,SHIROTORI T,et al.A current-controlled latch sense amplifier and a static power-saving input buffer for low-power architecture[J].IEEE J Solid-State Circuits,1993,28(4):523-532.

[4] WICHT B,NIRSCHHL T,SCHMITT-LANDSIEDEL D.Yield and speed optimization of a latch-type voltage sense amplifier[J].IEEE J Solid-State Circuits,2004,39(7):1148-1158.

[5] BARADARANREZAEII A,ABDOLLAHI R,HADIDI K, et al.A 1 GS/s low-power low-kickback noise comparator in CMOS process[C].Linkoping:European Conference on Circuit Theory and Design IEEE,2011:106-109.

[6] CHOI M,ABIDI A A.A 6b 1.3 Gsample/s A/D converter in 0.35 μm CMOS[J].IEEE J Solid-State Circuits,2001,36(12):1847-1858.

[7] DALTON M, MEHR I.A 500 Msample/s, 6-b nyquist-rate ADC for disk driver read-channel application[J].IEEE J Solid-State Circuits,1999,34(6):912-920.

[8] ALLSTOT D J.A Precsion Variable-Supply CMOS Comparator[J].IEEE J Solid-State Circuits,1982,17(6):1080-1087.

[9] 李鵬，劉力源，李冬梅.一種高速高精度比較器的設(shè)計(jì)[J].半導(dǎo)體技術(shù)，2010，35(10)：1011-1015.

[10] RAZAVI B.Design of analog CMOS integrated circuits[M].New York: McGraw-Hill,2015.