賈岳珉，高曉強(qiáng)，曲曉華

（中國(guó)電子科技集團(tuán)公司第十三研究所，河北 石家莊 050051）

0 引 言

隨著通信、雷達(dá)等電子裝備系統(tǒng)的不斷發(fā)展，其工作頻率越來(lái)越高，為了降低后級(jí)信號(hào)處理系統(tǒng)的難度，通常在系統(tǒng)中會(huì)利用分頻器將高的工作頻率分頻為低頻信號(hào)，因此分頻器的最高工作頻率以及分頻器的附加相位噪聲成為分頻器的關(guān)鍵指標(biāo)。

1 2/3分頻器電路架構(gòu)

2/3分頻器是一種常用的雙模分頻器，本文主要針對(duì)基本的2/3分頻器進(jìn)行分析[1]。

2/3分頻器門(mén)級(jí)的電路拓?fù)淙鐖D1所示。

圖1 2/3分頻器門(mén)級(jí)的電路拓?fù)?/p>

從電路拓?fù)渲锌梢钥闯?，該分頻器電路包括4個(gè)鎖存器和3個(gè)邏輯門(mén)。其中fin為輸入時(shí)鐘信號(hào)，foutn為輸出信號(hào)，Modin和Pi為分頻比控制信號(hào)，Modout為模式輸出信號(hào)。

當(dāng)Modin=0時(shí)，下方的兩個(gè)鎖存器Q端口輸出始終為0，/Q信號(hào)輸出始終為1，此時(shí)該分頻器的分頻比為2，分頻器的電路架構(gòu)可以簡(jiǎn)化為以下兩種形式。

（1）當(dāng)Modin=1時(shí)，如果Pi=0，則左下角鎖存器Q端口輸出始終為0，/Q信號(hào)輸出始終為1，此時(shí)該分頻器的分頻比仍為2，分頻器的電路架構(gòu)也可簡(jiǎn)化圖2。

圖2 簡(jiǎn)化后的電路拓?fù)?（Modin=1，Pi=0）

（2）當(dāng)Modin=1時(shí)，如果Pi=1時(shí)，此時(shí)電路可簡(jiǎn)化為圖3。

圖3 簡(jiǎn)化后的電路拓?fù)洌∕odin=1，Pi=1）

此時(shí)，該電路的真值如表1所示。

表1 電路的真值表

表中：D1為左上鎖存器的輸入；Q1、/Q1為右上鎖存器的輸出；D2為右下鎖存器的輸入；Q2、/Q2為左下鎖存器的輸出。從真值表中可以看出，此時(shí)分頻器的分頻比為3。

因此該電路通過(guò)合理的控制可以實(shí)現(xiàn)2/3雙模工作模式[2]。

2 分頻器電路設(shè)計(jì)

2.1 分頻器基本電路結(jié)構(gòu)

高速分頻器電路通常采用差分電路，其中基本的鎖存器電路結(jié)構(gòu)如圖4所示。D、/D為差分?jǐn)?shù)據(jù)輸入端口；CLK、/CLK為始終差分輸入端口；Q、/Q為差分輸出端口。

圖4 基本鎖存器單元

基本的與門(mén)電路單元如圖5所示。A、/A、B、/B為差分信號(hào)輸入端口； Q、/Q為與信號(hào)差分輸出端口[3]。

圖5 基本與門(mén)單元

2.2 提高分頻器工作頻率設(shè)計(jì)

從電路組成中可以看出，分頻器的工作頻率與鎖存器和與門(mén)電路工作速度息息相關(guān)。鎖存器和與門(mén)電路工作速度與三極管的增益、電流源電流、電源端電阻等相關(guān)，一旦工藝確定，其可以調(diào)整的余地有限。本文提高分頻器工作頻率采取的措施為，在提高鎖存器和與門(mén)電路工作速度的同時(shí)，減少信號(hào)在整個(gè)電路內(nèi)的傳輸時(shí)間。具體方法為將門(mén)電路嵌入鎖存器中減小延遲時(shí)間同時(shí)考慮電路布局，減弱電路單元間的寄生效應(yīng)，來(lái)提高分頻器的最高工作頻率。

將門(mén)電路嵌入鎖存器后的基本電路單元如圖6所示[4]。

圖6 將門(mén)電路嵌入鎖存器后的基本電路單元

2.3 分頻器低附加相位噪聲設(shè)計(jì)

分頻器相位噪聲的實(shí)質(zhì)是輸出信號(hào)過(guò)零點(diǎn)不確定，從而造成周期抖動(dòng)。過(guò)零點(diǎn)的變化 ，可以看作是噪聲電壓對(duì)輸出信號(hào)周期的影響。

如果將時(shí)間變化Δt轉(zhuǎn)換為相位可得：

本文設(shè)計(jì)的分頻器電路結(jié)構(gòu)由一對(duì)差分三極管、尾電流管、負(fù)載電阻構(gòu)成。三級(jí)管的電流噪聲只有在其導(dǎo)通時(shí)才會(huì)疊加在輸出電阻上，因此影響輸出信號(hào)過(guò)零點(diǎn)的主要噪聲來(lái)源為差分輸入三極管的電流噪聲、尾電流管的電流噪聲以及負(fù)載電阻的白噪聲。

本文主要通過(guò)工藝選擇、電路設(shè)計(jì)結(jié)構(gòu)和仿真優(yōu)化分析3個(gè)方面來(lái)降低分頻器的相位噪聲[5]。

3 產(chǎn)品制作及測(cè)試

利用本文提出的改善分頻器工作頻率和降低附加相位噪聲的方法，基于硅基工藝，設(shè)計(jì)了一款2/3雙模分頻器，分頻器的尺寸為1.1 mm×0.7 mm×0.1 mm，照片如圖7所示。

圖7 芯片照片

經(jīng)測(cè)試，該分頻器的最高工作頻率為26 GHz，附加相位噪聲為-140 dBc/Hz@1 kHz、-145 dBc/Hz@10 kHz以及-150 dBc/Hz@100 kHz，滿(mǎn)足工程應(yīng)用需求。

4 結(jié) 論

本文分析了三階有源環(huán)路濾波器的環(huán)路特性。并進(jìn)行了實(shí)際產(chǎn)品制作及測(cè)試，測(cè)試結(jié)果與計(jì)算結(jié)果完全吻合，驗(yàn)證了環(huán)路分析的正確性，對(duì)環(huán)路參數(shù)調(diào)整有重要的指導(dǎo)意義。

本文給出了雙模分頻器的電路架構(gòu)，并對(duì)其工作原理進(jìn)行了概述，隨后提出了一種提高工作頻率和改善附加相位噪聲的方法，最后基于硅基工藝設(shè)計(jì)了一款2/3雙模分頻器，經(jīng)測(cè)試該分頻器的最高工作頻率為26 GHz，附加相位噪聲為-140dBc/Hz@1kHz、-145dBc/Hz@10kHz以及-150dBc/Hz@100kHz，滿(mǎn)足工程應(yīng)用需求，對(duì)后續(xù)高頻、低相噪分頻器的設(shè)計(jì)具有重要的指導(dǎo)意義。