閾值電壓
- 大面積塑料閃爍體適合閾值電壓研究
器，記錄高于閾值電壓的脈沖信號個數(shù)［4］，待后續(xù)相關(guān)研究。大面積塑料閃爍體的尺寸比PMT 光陰極尺寸大很多時，要實現(xiàn)對光子的有效收集和不同位置光子的收集效率一致性較好并不簡單［5-6］。由于收集端對不同位置光子的收集效率不同，導致入射在不同位置的射線最終在PMT 陽極輸出的信號的大小也不同。當閾值電壓確定時，由于入射在大面積塑料閃爍體不同位置的射線產(chǎn)生的信號大小不同，存在探測效率一致性差異。大面積塑料閃爍體探測器對不同位置（特別是遠離收集端）入射的射線有效
核技術(shù) 2023年12期2023-12-27
- 轉(zhuǎn)速-力-熱耦合下驅(qū)動電機軸承放電擊穿特性研究*
引起潤滑油膜閾值電壓下降，原因是高溫降低了潤滑脂的粘度，使油膜變薄。Muetze[4]等發(fā)現(xiàn)：在給定工況（溫度、開關(guān)頻率、直流母線電壓）下，擊穿電流隨軸承溫度、逆變器開關(guān)頻率和直流母線電壓等參數(shù)的增大而提高，而當溫度超過一定限值時放電電流消失；在轉(zhuǎn)速變化工況下，放電頻次隨轉(zhuǎn)速的提高先增加后減少，隨著總運行時間的增加，放電頻次減少、放電電流增大。Plazenet[5]等的研究結(jié)果表明：電機頻繁啟停時的放電能量是平穩(wěn)運行時放電能量的8倍，而啟動時放電能量始終保
汽車技術(shù) 2023年10期2023-10-28
- 基于微納科研平臺工藝驗證的微米級標準CMOS 關(guān)鍵工藝仿真
PMOS 的閾值電壓分別為0.719 3 V 和-0.758 1 V。以|VDS|=3 V 為例，對于PMOS，在|VGS|從1.1 V 增大至3.3 V 的過程中，IDS從-2.622 μA 變?yōu)?56.32 μA；對于NMOS，在|VDS|=3 V、|VGS|從1.1 V 增大至3.3 V 時，IDS從4.637 μA增大至149.5 μA。圖2 NMOS 和PMOS 的I-V 特性曲線在標準CMOS 工藝中，一道工序通常會影響器件的多項性能，半導體代
電子與封裝 2023年7期2023-08-03
- 石英加速度計的高分辨率大量程I/F轉(zhuǎn)換電路
計中，較大的閾值電壓具有較大的量程，但不能獲得較高的分辨率，較小的閾值電壓具有較高分辨率但不能獲得較大的量程，量程和分辨率這兩個指標相互矛盾。針對這一問題，目前，主要采用I/F轉(zhuǎn)換+A/D轉(zhuǎn)換的方式[16]，此方法已廣泛應用于各種I/F轉(zhuǎn)換電路中，提高了加速度計通道的輸出當量，但降低了I/F轉(zhuǎn)換電路動態(tài)分辨率[17]。王曉東、黃武揚等提出了通過I/F+A/D+DSP的設計思路[17]，在一定程度上同時滿足了分辨率和大量程的需求，但高精度A/D轉(zhuǎn)換芯片成本過
儀表技術(shù)與傳感器 2023年1期2023-02-27
- 用于柔性顯示的有機薄膜晶體管像素驅(qū)動電路
驅(qū)動TFT的閾值電壓的微小改變會引起OLED電流的變化，導致屏幕顯示亮度不均勻、顯示質(zhì)量降低。因此必須對像素的TFT驅(qū)動電路進行特別設計，采用數(shù)量更多的TFT元件構(gòu)成具有閾值電壓補償功能的電路。在2014年，華星光電公司采用5T1C，即每個像素包含5個TFT和1個電容器件的電路設計實現(xiàn)閾值電壓補償功能，屏幕亮度不均勻性小于12%。2016年，京東方公司采用6T1C的電路設計，屏幕亮度不均勻性進一步減小到10%。目前商業(yè)化的AMOLED電路多采用無定型硅半導
現(xiàn)代電子技術(shù) 2022年18期2022-09-17
- 基于Vth和Vce的IGBT結(jié)溫測量方法對比研究
Vce法）和閾值電壓法（Vth法），兩種方法也被廣泛應用于各種熱阻測試系統(tǒng)中[3-4]。然而標準并沒有說明兩種方法測得的結(jié)溫的關(guān)系以及等效性，導致難以對測量結(jié)果進行有效解讀。本文通過理論分析和實驗測量結(jié)合的方式，對兩種結(jié)溫測量方法進行對比分析，并討論不同因素對兩者差距的影響，最后，提出一種簡易校準熱模型，用于計算兩種方法測得的結(jié)溫的偏差，為IGBT結(jié)溫測量和熱阻測量結(jié)果的對比提供指導。1 理論基礎(chǔ)IGBT在小電流下的飽和壓降和閾值電壓的測量電路分別如圖1和
電氣傳動 2022年11期2022-06-08
- 30 nm PMOS器件總劑量輻照實驗與仿真
法提取器件的閾值電壓，可表示為[13](2)其中：W為柵寬；L為柵長；Vg為柵電壓；Id為漏電流,μA。由式(2)可知，該方法提取的閾值電壓由器件的尺寸決定。提取閾值電壓后，計算每個輻照階段與前一階段的閾值電壓差值可更清晰地了解每一階段陷阱電荷對器件閾值電壓的影響，閾值電壓變化量ΔVth隨輻照劑量的變化關(guān)系如圖5所示。由圖5可見，閾值電壓負向漂移，且隨著輻照總劑量的增大，漂移量也在增大。2種陷阱電荷變化對器件的閾值電壓的影響可表示為[14-15](3)其中
現(xiàn)代應用物理 2022年1期2022-05-17
- 輻照對MOSFETs柵介質(zhì)閾值電壓漂移的影響研究
ETs)中的閾值電壓漂移和載流子遷移率是兩個容易受到輻照影響的重要指標[4]，數(shù)值仿真表明電離輻照總劑量(total ionizing dose,TID)會導致器件閾值電壓漂移以及載流子遷移率下降[5]；此外利用實驗研究電場、溫度、輻照劑量率、器件摻雜濃度等因素對閾值電壓和遷移率的影響是更為有效的方式[6]，相關(guān)實驗表明在高劑量率下空間電荷效應對界面態(tài)的形成存在抑制作用[7]。目前大多針對TID效應的研究極少考慮微觀下的缺陷行為，特別是器件柵介質(zhì)中缺陷對載
北京信息科技大學學報(自然科學版) 2022年1期2022-03-28
- 基于器件內(nèi)部參數(shù)差異的大功率IGBT并聯(lián)均流控制方法
體參數(shù)（包括閾值電壓、柵射極電容、米勒電容等）主要通過影響IGBT 的開關(guān)瞬態(tài)延遲時間影響IGBT 的并聯(lián)動態(tài)不均流[5-7]。由此，基于門極控制的主動調(diào)節(jié)法成為目前應用較多的一種的均流控制方法[8]。文獻[9]提出了一種分散式的主動門極均流控制方法，其優(yōu)勢在于不受并聯(lián)IGBT 數(shù)量的限制，但由于引入了額外的硬件和軟件，導致實現(xiàn)難度大，同時也會增加設計成本。文獻[10]提出了一種門極信號延遲控制方法，該方法可實現(xiàn)對裝置運行期間的不間斷、實時調(diào)控，但該方法的
電氣傳動 2022年6期2022-03-23
- 優(yōu)化鑿孔極化碼在NAND FLASH 中的糾錯技術(shù)研究
為例，以閃存閾值電壓分布模型為基礎(chǔ)，使用非均勻存儲感知法計算重疊區(qū)域的相鄰邊界值和感知電壓，進而計算每個存儲比特的對數(shù)似然比（Log likelihood ratio，LLR），并將其擬合成高斯分布并得到方差。通過迭代計算每個存儲單元位的巴氏參數(shù)，并且根據(jù)閃存頁容量和已知的元數(shù)據(jù)信息構(gòu)造碼率匹配的極化碼，使之可以更好地應用于閃存的糾錯模型中。本文所用的優(yōu)化巴氏參數(shù)方法構(gòu)造的碼字性能與高斯近似構(gòu)造方法相比，在構(gòu)造（136，128）、（272，256）、（55
軟件導刊 2021年12期2022-01-07
- 雜質(zhì)縱向高斯分布UTBB-SOI MOSFET的虛擬陰極閾值電壓解析模型
顯著的背柵對閾值電壓和電流的調(diào)控能力[4]、更強的抗輻射能力、更好的耐高溫性能。因此在延續(xù)摩爾定律時代，在高速、低壓低功耗納米集成電路應用中，具備出色的發(fā)展與應用前景[5]。閾值電壓是MOS器件解析模型中的重要模型參量，對器件的直流特性、頻率特性和開關(guān)特性等具有重要影響。一直以來，從傳統(tǒng)FD-SOI器件[6-7]到UTBB-SOI器件[8]，閾值電壓模型一直是國內(nèi)外的研究熱點。目前，大多數(shù)關(guān)于UTBB-SOI MOSFET的研究都假設雜質(zhì)在超薄體區(qū)均勻分布
集美大學學報（自然科學版） 2021年5期2021-12-03
- 3D NAND 閃存的層間差異特性的研究
會使各個狀態(tài)閾值電壓分布更容易產(chǎn)生重疊，導致誤碼率的增加[1]。在NAND 閃存存儲容量的增長速度減慢的同時，當今社會對于存儲的需求卻與日俱增。因此，為了持續(xù)推動NAND 閃存存儲密度的增大，研究者們提出了3D 堆疊技術(shù)。不同于以往存儲單元只分布在平面上，3D 堆疊技術(shù)利用了NAND閃存芯片垂直方向上的空間，將存儲單元在垂直方向進行堆疊，從而實現(xiàn)即使在使用較老的生產(chǎn)工藝的情況下都能極大地提高NAND 閃存的存儲容量[2]。3D 堆疊技術(shù)在使得NAND 閃存
應用科技 2021年5期2021-11-29
- 具有閾值電壓自動設定和調(diào)節(jié)功能的電壓比較器設計及FPGA 實現(xiàn)?
的方式來調(diào)節(jié)閾值電壓[4－8]，或是通過編程控制RC 低通濾波器的積分時間來調(diào)節(jié)閾值電壓[9])。但無論是采用固定模式，還是可調(diào)節(jié)模式，其閾值電壓大小的設定主要依賴于設計時的建模理論及其后續(xù)電路模型估算；或是通過獨立的第三方設備，如示波器等，監(jiān)測輸入到電壓比較器的信號波形，再根據(jù)該波形峰值設定相應的閾值電壓大小。前一種方式準確性較差；后一種方式操作繁瑣，且在特定環(huán)境下(如沒有示波器時)無可操作性?？傊壳霸O定閾值電壓的方式，或要求具有很強的專業(yè)性，或是操
電子器件 2021年5期2021-11-13
- 厚柵氧PMOSγ射線劑量探測器芯片工藝優(yōu)化研究
PMOS管的閾值電壓產(chǎn)生變化，閾值電壓會隨著所接受的γ射線照射劑量而變化，并且能累積這種變化，因而能用于γ射線劑量探測[1]。PMOS管制作的γ射線劑量探測器已大量應用于γ射線劑量計，作為劑量計的關(guān)鍵元器件，PMOS探測器芯片生產(chǎn)良率直接決定探測器的成本，因此本文針對PMOSγ射線劑量探測器（結(jié)構(gòu)見圖1）芯片制作過程中的良率提升問題進行研究。圖1 PMOS管結(jié)構(gòu)示意圖PMOS劑量計的主要技術(shù)指標包括PMOS管的閾值電壓。提高PMOSγ射線劑量探測器芯片的制
電子與封裝 2021年9期2021-10-13
- 不同應力下碳化硅場效應晶體管器件總劑量效應及退火特性*
十分敏感, 閾值電壓隨著累積劑量的增加會迅速降低.2019年, Pavel和Stanislav[9]對不同的SiC功率器件開展了總劑量輻照實驗, 結(jié)果表明, 包含氧化層的SiC器件受到輻照后更容易出現(xiàn)總劑量效應.但是, 半導體器件可能在各種復雜惡劣的環(huán)境下工作, 想要精確地評估器件的抗總劑量能力, 需要掌握器件的功能退化、失效規(guī)律與累積劑量以及電壓、溫度等應力條件之間的關(guān)系.根據(jù)先前的報道, MOS晶體管在輻照過程中電子空穴對的初始復合率對電場也有很強的依
物理學報 2021年16期2021-09-03
- 一種總劑量輻照加固的雙柵LDMOS器件
生退化，包括閾值電壓漂移、跨導退化、泄漏電流增加、耐壓下降等[2-4]。對于N型LDMOS，總劑量輻照（Total-Ionizing-Dose，TID）引起的閾值電壓漂移一般認為是由輻照在氧化層中產(chǎn)生了正的固定電荷以及Si和SiO2界面態(tài)所致[5]，正的固定電荷導致溝道反型，溝道提前開啟，閾值電壓向負方向漂移；界面態(tài)又會使閾值電壓向正方向移動。閾值電壓漂移主要由氧化層中產(chǎn)生的正的固定電荷量主導，其產(chǎn)生量與氧化層厚度成正比，由固定電荷引起的閾值電壓漂移量與氧
電子與封裝 2021年8期2021-08-19
- SiC MOSFET伽馬輻照效應及靜態(tài)溫度特性研究*
MOS器件的閾值電壓發(fā)生漂移和泄露電流增大，閾值電壓漂移量和泄漏電流增量均與輻照劑量正相關(guān)，閾值電壓漂移量還受輻照過程中的柵極電壓設置的影響，在輻照過程中對器件設置正向柵壓將引起更嚴重的閾值電壓漂移[8]。輻照劑量率同樣會影響器件閾值電壓、泄漏電流和器件擊穿電壓的退化程度[9]。高溫熱氧化工藝制備SiO2介質(zhì)的方式將在SiC/SiO2界面處產(chǎn)生碳團簇，這是導致溝道遷移率降低的根本原因[10]。同時，在SiC MOS器件的柵氧化層中也會存在大量C元素，使得S
電子與封裝 2021年8期2021-08-19
- p 型柵結(jié)構(gòu)氮化鎵基高電子遷移率晶體管結(jié)構(gòu)優(yōu)化
能夠制備出高閾值電壓、低漏電流的器件，是極有發(fā)展前景的一種增強型方法。在p 型柵結(jié)構(gòu)GaN 基HEMT 器件中，AlGaN/GaN 異質(zhì)結(jié)是器件的主要結(jié)構(gòu)，溝道處形成的2DEG 的濃度和遷移率是影響器件性能的關(guān)鍵。AlGaN 勢壘層中Al 組分的選擇會對器件性能造成影響。提高Al 組分能夠提高器件中輸出電流及跨導[11]，且能夠降低器件的低頻噪聲[12]。然而一味地提高Al 組分也會對器件造成消極影響，研究發(fā)現(xiàn)高Al 組分會造成石墨烯AlGaN/GaN H
南通大學學報（自然科學版） 2021年2期2021-07-24
- SiC MOSFET 模塊結(jié)溫監(jiān)測研究
了一種利用準閾值電壓提取結(jié)溫的方法。首先從理論上分析出閾值電壓VTH具有負的溫度系數(shù)；其次搭建了可加熱式雙脈沖實驗平臺，驗證了理論分析；隨后實驗分析了外部驅(qū)動電阻RGext對VTH的影響；最后結(jié)合復雜可編程邏輯器件CPLD（complex programmable logic device）智能驅(qū)動器，提出了獲取準閾值電壓的方法，并用實驗證實了該方法的可行性。1 閾值電壓的溫度敏感性SiC MOSFET 的元胞結(jié)構(gòu)如圖1 所示。從圖中可以看出寄生參數(shù)柵源極
電源學報 2021年3期2021-06-05
- 漏壓對P-GaN HEMT導通電阻和閾值電壓的影響
電阻[3]和閾值電壓(VTH)變化[4]，從而導致額外的傳導或開關(guān)損耗，甚至引起故障。因此，陷阱引起的穩(wěn)定性問題對于P-GaN HEMT尤為重要。過去的研究內(nèi)容[5-7]表明P-GaN HEMT閾值電壓VTH和導通電阻Ron存在不穩(wěn)定現(xiàn)象，但是關(guān)態(tài)下漏壓大小和施壓時間對閾值電壓和導通電阻的影響鮮有文獻報道。本文選取兩種常用的GaN商用器件，首先對其結(jié)構(gòu)和原理進行分析和介紹，然后給出閾值電壓VTH和導通電阻Ron的測試方法，對兩種器件的閾值電壓VTH和導通電
電子科技 2021年6期2021-06-01
- 環(huán)境濕度對非晶銦鎵鋅氧薄膜晶體管負偏壓光照穩(wěn)定性的影響
t而言，器件閾值電壓偏移量先增大后減小。這一現(xiàn)象的原因是當相對濕度較低時，主要發(fā)生的是背溝道中水協(xié)助氧氣的吸附，會造成轉(zhuǎn)移曲線正向偏移，閾值電壓偏移量變大；當相對濕度較高時，主要發(fā)生背溝道對水汽的直接吸附，會造成轉(zhuǎn)移特性曲線的負向偏移。另一方面，環(huán)境濕度也可能對a-IGZO TFT的NBIS穩(wěn)定性產(chǎn)生影響，但相關(guān)規(guī)律尚無文獻報道。本文圍繞不同光照和環(huán)境濕度條件針對a-IGZO TFT的NBIS穩(wěn)定性展開了測試，并對其閾值電壓的變化規(guī)律及相關(guān)機理進行了分析討
液晶與顯示 2021年5期2021-05-11
- 金屬氧化物半導體場效應晶體管中總劑量效應導致的閾值電壓漂移研究現(xiàn)狀
OSFET的閾值電壓漂移的影響及計算機輔助設計技術(shù)(TCAD)的相關(guān)應用。1 不同類型MOSFET中的閾值電壓漂移1.1 體CMOS工藝體CMOS工藝制備的MOSFET的總體結(jié)構(gòu)和電荷俘獲如圖1[3]所示。氧化物捕獲電荷Qot導致nMOSFET和pMOSFET的閾值電壓降低，而界面捕獲電荷Qit只導致pMOSFET的閾值電壓降低并導致nMOSFET的閾值電壓升高。(a) 常用MOSFET的俯視圖；(b)沿MOSFET長邊的截面；(c)沿MOSFET短邊的截
輻射防護 2020年6期2021-01-28
- 薄硅膜SOI 器件輻射效應研究
管初始背柵閾值電壓及單元控制電路的抗總劑量輻射能力。2 實驗步驟在研究中選用的SIMOX SOI 襯底材料頂層硅厚度中心值為205 nm，掩埋氧化層厚度中心值為375nm。在測試芯片中加入了用于單元控制電路開發(fā)的SOI CMOS 晶體管測試評估結(jié)構(gòu)。0.8 μm SOI CMOS 工藝具有N+摻雜多晶硅柵，柵氧化層厚度為17.5nm，被場氧化物和掩埋氧化物隔離。NMOSFET和PMOSFET 均采用輕摻雜漏（Lightly Doped Drain,LDD
微處理機 2020年6期2020-12-25
- 基于CMOS反相器的脈沖窗口比較器
時也稱為兩個閾值電壓，是指輸入電壓從大變小或從小變大過程中使輸出電壓產(chǎn)生兩次躍變。例如，某窗口比較器的兩個閾值電壓UT1小于UT2，且均大于零，輸入電壓從零開始增大，當經(jīng)過UT1時，輸出電壓從高電平UOH躍變?yōu)榈碗娖経OL；輸入電壓繼續(xù)增大，當經(jīng)過UT2時，輸出電壓又從低電平UOL躍變?yōu)楦唠娖経OH，其電壓傳輸特性猶如中間開了個窗口，故此得名。窗口比較器輸入電壓向單一方向變化過程中，輸出電壓躍變兩次[1]。設計一種新穎的脈沖窗口比較器，其比傳統(tǒng)的窗口比較器
山西電子技術(shù) 2020年5期2020-10-23
- 融合相鄰單元高低頁存儲可靠性的閃存譯碼算法
得存儲單元的閾值電壓隨時間向較低狀態(tài)偏移[5?8]，閃存的數(shù)據(jù)可靠性和使用壽命都不同程度降低。為了提高MLC 閃存的傳輸完整性，可對信號進行數(shù)據(jù)后補償或數(shù)字預失真的信號處理方式。其中，Adnan[8]利用閃存持久性噪聲的特點對第一次譯碼錯誤的比特置信度進行修正，并重新譯碼。另一種算法[9]通過大量的譯碼數(shù)據(jù)樣本找出更為準確的閾值量化電壓。然而，這2 種算法復雜度高，鑒于此，本文利用閃存讀取順序和編程順序之間的關(guān)系，通過相鄰字線低頁的譯碼信息來輔助改善高頁的
應用科技 2020年3期2020-08-31
- 高密度多電平閃存信道參數(shù)估計算法
，閃存的單元閾值電壓可以表示為[1,4,7-11]：1.1 存儲單元編程和擦除閾值電壓閃存存儲單元內(nèi)電子數(shù)的改變主要在編程和擦除操作中。在編程前，存儲單元必須進行擦除操作，讓存儲單元內(nèi)的電子移除出浮柵，從而使得閾值電壓設置到最小值。所以擦除狀態(tài)下的閾值電壓服從高斯分布：式中 μe、 σe分別為均值和標準差。根據(jù)文獻[7-9]，編程狀態(tài)的存儲單元由于布朗電子運動以及介質(zhì)的特性，其閾值電壓分布也服從高斯分布：1.2 隨機電子噪聲在存儲單元中，靠近浮柵氧化層的電
應用科技 2020年1期2020-06-18
- MLC型NAND閃存中基于MI異構(gòu)的Polar碼優(yōu)化
基于多級存儲閾值電壓的polar 設計方法，并與傳統(tǒng)的polar 碼構(gòu)造方法進行了比較.本文在對MLC 型NAND 閃存信道特性的深入分析基礎(chǔ)上，利用MLC 型NAND 閃存信道和AWGN（additive white Gausian noise）信道的差異性，將LLR 轉(zhuǎn)換成互信息量（mutual information, MI），獲取閃存信道下等效的方差，然后基于先前的巴氏參數(shù)法構(gòu)造polar.同時在一定的碼長和碼率下，分析了polar 碼的不同構(gòu)造法
應用科學學報 2020年3期2020-06-13
- 部分耗盡SOI MOSFET NBTI效應研究
效應，表現(xiàn)為閾值電壓負向漂移、漏極飽和電流和跨導的減小等器件參數(shù)的變化。典型的應力條件為恒定的負柵壓、源極漏極襯底均接地和高溫應力[3]。NBTI現(xiàn)象很早就被發(fā)現(xiàn)，但對器件可靠性的影響并未得到足夠的重視。隨著超大規(guī)模集成電路向更小工藝尺寸的迅速發(fā)展，柵氧厚度越來越薄，在對器件可靠性的影響中，由NBTI效應引發(fā)的PMOSFET器件退化逐漸成為影響器件壽命可靠性的主要因素，它比由溝道熱載流子效應(HCI)引發(fā)的NMOSFET 器件壽命退化更為嚴重[4,5]。1
航空科學技術(shù) 2020年1期2020-02-12
- IGBT轉(zhuǎn)移特性的計算與仿真研究
S結(jié)構(gòu)，通過閾值電壓來表征。1 IGBT轉(zhuǎn)移特性的理論分析1．1 GBT 的轉(zhuǎn)移特性IGBT的柵極與發(fā)射極處于正向偏置，集電極電流隨柵極與發(fā)射極電壓變化而變化的關(guān)系稱為IGBT的轉(zhuǎn)移特性。當柵射極之間的電壓小于閾值電壓時IGBT阻斷。因受限于最大集電極電流，實際應用中，IGBT的最高柵射電壓通常取為15V左右。1．2 閾值電壓的理論分析閾值電壓的數(shù)學表達式如式（1）所示：2 IGBT轉(zhuǎn)移特性的計算機仿真2．1 ISE 仿真過程本文關(guān)于轉(zhuǎn)移特性的計算機仿真過
中國設備工程 2019年22期2019-12-19
- 一種補償閾值電壓和遷移率變化的像素電路設計
能補償驅(qū)動管閾值電壓的變化，而且能補償驅(qū)動管遷移率的變化。仿真結(jié)果表明，驅(qū)動管的閾值電壓變化±0.5 V時，驅(qū)動電流變化約為9%，驅(qū)動管的遷移率變化±30%時，驅(qū)動電流變化約為6%，因此，本電路達到了穩(wěn)定驅(qū)動電流的效果。關(guān)鍵詞： 像素電路;多晶硅薄膜晶體管;閾值電壓;遷移率【Abstract】 A voltage-programming pixel circuit suitable for low-temperature polysilicon thin
智能計算機與應用 2019年5期2019-12-05
- 發(fā)光二極管測量普朗克常量實驗的改進
向電壓小于其閾值電壓Uth時二極管不導通，正向電流幾乎為零，LED不發(fā)光；當正向電壓超過閾值電壓Uth[5]時，LED內(nèi)的電子與空穴復合后會有多余的能量，此時這部分多余的能量會以光的形式釋放出來.在不考慮能量損失的情況下，電子所具有的全部電能eUth將全部轉(zhuǎn)換為光子的能量E,有eUth=E=hν,(1)根據(jù)頻率與波長的關(guān)系(2)聯(lián)立式(1)和式(2)，化簡可得：(3)因此只要測出二極管的波長λ和閾值電壓Uth，即可求得普朗克常量h.2 實驗方法2.1 用單
物理實驗 2019年9期2019-09-26
- 一種高精度低功耗的BiCMOS過溫保護電路
的溫度特性和閾值電壓來檢測芯片內(nèi)部溫度和控制芯片的關(guān)斷。當芯片內(nèi)部溫度高于系統(tǒng)設定值時，過溫保護電路輸出高電平并且關(guān)斷芯片其他模塊，實現(xiàn)過溫保護功能。利用Cadence和Hspice仿真軟件對過溫保護電路進行驗證分析。仿真結(jié)果表明：在電源電壓為5 V，且芯片工作溫度上升過程中，當芯片內(nèi)部溫度高于100.02 ℃時，過溫保護電路輸出高電平，芯片系統(tǒng)被過溫保護電路關(guān)斷;當芯片內(nèi)部溫度低于92 ℃時，過溫保護電路輸出低電平，芯片系統(tǒng)重新正常工作，回差溫度為8.0
物聯(lián)網(wǎng)技術(shù) 2019年8期2019-09-25
- 多電平閃存信道下閾值電壓高效檢測算法
多種噪聲引起閾值電壓偏移而產(chǎn)生誤讀數(shù)據(jù)，單元間干擾[3]和持久性噪聲[4]是制約NAND閃存數(shù)據(jù)存儲可靠性的主要噪聲。目前，為了補償噪聲對閾值電壓的影響，閃存采用重讀機制[5-8]。動態(tài)優(yōu)化讀參考電壓[7-11]以適應閾值電壓的偏移，采用優(yōu)化的讀參考電壓可以獲得最低的原始誤碼率，從而達到改善存儲可靠性的目的。在讀電壓檢測范圍內(nèi)，Cai等[7]提出等間隔降低讀參考電壓操作，該方案可以降低閾值電壓檢測的范圍。針對閾值電壓檢測時讀操作帶來的時延問題，通過對重疊區(qū)
應用科技 2019年5期2019-09-16
- 基于cmos反相器的可精確計算延時電路
OS反相器的閾值電壓為供電電壓的一半，即1/2VCC，并有-15%～+15%合計30%的誤差。其中τ是RC延時電路的時間常數(shù)，τ=RC；αt可以認為30%的閾值誤差電壓所造成的延時或定時的誤差[2]。圖2示出了反相器電路的輸入信號曲線，其中橫軸為X，X=t/τ，X為時間常數(shù)τ的倍數(shù)，t為電容充電時間；縱軸為“1”，曲線代表函數(shù)1=e-X。按照上文所指出CMOS反相器的閾值電壓可能有30%的誤差，那么在圖1所示的延時電路中，如果輸入電壓UC(電容C上的充電電
山西電子技術(shù) 2019年2期2019-05-09
- 固化光強和單體濃度對聚合物穩(wěn)定液晶器件電光性能的影響*
SLC樣品的閾值電壓(引起液晶分子指向矢發(fā)生改變所需的電壓[14])最低，即固化光強最小的樣品的閾值電壓最低，且隨著光圈開度增加，固化光強變大，閾值電壓也隨之升高，光圈開度為35%的樣品的閾值電壓最高.可見，在一定光強范圍內(nèi)，PSLC 的閾值電壓會隨著固化光強的增大而升高.圖1不同固化光強PSLC樣品的透過率與所加電壓的關(guān)系曲線Fig.1 Transmittance vs voltage curves of PSLC samples with differ
云南師范大學學報（自然科學版） 2019年2期2019-04-04
- 65 nm互補金屬氧化物半導體場效應和晶體管總劑量效應及損傷機制?
漏電流增大,閾值電壓漂移;對于PMOSFET,STI氧化層中輻射感生缺陷并不會導致漏電流增大,但表面區(qū)域載流子濃度的增加會使得有效溝道變窄,表現(xiàn)為閾值電壓的負漂.劉張李等[9]對0.18μm MOSFET總劑量效應進行了研究,指出STI氧化層是輻射敏感區(qū)域;Peng等[10]對0.13μm部分耗盡型(partially depleted,PD)硅基(silicon-on-insulator,SOI)NMOSFET的總劑量效應開展了研究,指出STI寄生晶體管
物理學報 2018年14期2018-10-29
- 浮柵器件和普通NMOS器件總劑量效應對比研究
電流增加以及閾值電壓變化，嚴重影響器件特性，并使得集成電路的性能和功能出現(xiàn)異常，進而導致衛(wèi)星系統(tǒng)無法正常工作[2]。普通集成電路中的器件以PMOS和NMOS器件為主，但對于Flash[3-5]產(chǎn)品來說，其主要組成單元是存放數(shù)據(jù)的浮柵器件，圍繞浮柵器件的電路稱為外圍電路。外圍電路主要包括用于算法控制的數(shù)字電路和用于高壓擦寫的高壓電路，前者主要由低壓MOS器件組成，后者主要由高壓MOS器件組成。以上不同類型的器件在電離輻射條件下會產(chǎn)生不同的特性變化，特別是Fl
航天器環(huán)境工程 2018年5期2018-10-23
- 應變Si NMOSFET總劑量效應
為重要。其中閾值電壓、柵隧穿電流以及熱載流柵電流作為在總劑量輻照條件下器件退化的重要參數(shù)指標，基于此，本文應用TCAD模擬仿真分析了總劑量、器件幾何參數(shù)、物理參數(shù)等對閾值電壓、柵隧穿電流以及熱載流子柵電流的影響。因此，本文仿真結(jié)果為研究納米級單軸應變Si NMOSFET應變集成器件可靠性及電路的應用提供了有價值的理論指導。1 器件結(jié)構(gòu)及仿真分析采用器件結(jié)構(gòu)如圖1所示，其中等效厚度為1 nm，結(jié)深為25 nm，LDD摻雜濃度5e19 cm-3，源/漏極平均摻
電子科技 2018年9期2018-09-14
- 90 nm浮柵型P-FLASH器件總劑量電離輻射效應研究
應主要表現(xiàn)為閾值電壓（VT）的漂移、關(guān)態(tài)漏電（Ioff）及跨導gm的退化。編程后FLASH單元總劑量電離輻射效應損傷機理主要包括：（1）在隧道氧化層和阻擋氧化層即浮柵外圍介質(zhì)中產(chǎn)生電荷，這些電荷在浮柵電荷產(chǎn)生的電場的作用下注入浮柵中，致使浮柵中凈電荷數(shù)量減少，即空穴注入；（2）在浮柵電荷產(chǎn)生的電場作用下，隧道氧化層中電荷被陷阱俘獲，但由于隧道氧化層很薄，該俘獲對應的比例也很??；（3）輻照致光子發(fā)射，浮柵上的電子從電離輻射中獲得的能量超過氧化層勢壘時，發(fā)射到
電子與封裝 2018年8期2018-08-22
- 基于非均勻感知策略的MLC閃存系統(tǒng)①
成為影響閃存閾值電壓失真的主要原因.因此,NAND閃存的可靠性急劇下降[3].隨著NAND閃存封裝尺寸減小和MLC技術(shù)的應用,傳統(tǒng)的糾錯碼已不能滿足MLC型NAND閃存的可靠性要求[4,5].LDPC碼是具有低譯碼復雜度和逼近香農(nóng)限的良好性能成為提高MLC型NAND閃存可靠性的研究方向之一[3-6].Wang和Courtade研究利用閃存信道的統(tǒng)計信息獲得更好的LDPC碼軟判決譯碼性能[7].對于MLC閃存軟信息的準確度會影響到LDPC碼譯碼器的糾錯性能.
計算機系統(tǒng)應用 2018年2期2018-03-02
- 總劑量輻照與熱載流子協(xié)同效應特性分析★
載流子測試，閾值電壓隨著總劑量的增大而減小，隨著熱載流子測試時間的增大而增大，并且變化值遠遠超過未經(jīng)過總劑量輻照的器件。1 試驗結(jié)果試驗所用的NMOS器件為SMIC公司的流片，其特征尺寸為0.35 μm，器件的柵氧化層厚度為6.5 nm，寬長比為50?？倓┝枯椪談┝柯蕿?0 rad（Si）/s，偏置為ON偏置 （VG=VDD，VD=VS=VB=0 V），總劑量為100 krad（Si），試驗是在中科院新疆理化所的鈷-60總劑量輻射源處進行的。熱載流子測試采
電子產(chǎn)品可靠性與環(huán)境試驗 2017年6期2018-01-13
- MLC型NAND閃存的比特翻轉(zhuǎn)譯碼算法研究
使得單元內(nèi)的閾值電壓分布窗口縮小。隨著閃存單元編程/擦除(Program/Erase, P/E)次數(shù)的增多導致MLC的氧化隔離層被破壞，進而MLC閃存更容易發(fā)生讀寫錯誤。因此，MLC型NAND閃存的可靠性面臨嚴峻挑戰(zhàn)[1]。BCH碼由于具有良好的糾錯能力，已經(jīng)廣泛應用于單級單元(Single-Level Cell, SLC)NAND閃存中。但是，隨著NAND閃存封裝尺寸減小和MLC技術(shù)的應用，BCH碼已不能滿足MLC型NAND閃存的可靠性要求。逼近香農(nóng)限的
網(wǎng)絡安全與數(shù)據(jù)管理 2017年19期2017-10-21
- 新型抗總劑量效應版圖的加固器件
在輻射前后的閾值電壓，進一步驗證了Z柵MOS器件能夠有效減小由于總劑量（TID）效應引起的器件特性變化。所有仿真結(jié)構(gòu)通過Sentaurus TCAD對器件進行三維仿真得到?！娟P(guān)鍵詞】總劑量效應 NMOSFET 版圖 閾值電壓 關(guān)態(tài)漏電流 淺溝槽隔離總劑量效應（TID效應）會導致在半導體器件中的引起異常，在氧化物中和界面處產(chǎn)生陷阱電荷和界面態(tài)，導致MOS器件的關(guān)態(tài)漏電流增大，閾值電壓漂移。由于工藝的進步，工藝尺寸不斷減小，在厚度小于10nm的超薄氧化物中，凈
電子技術(shù)與軟件工程 2017年3期2017-03-22
- 水分子對有機場效應晶體管閾值電壓穩(wěn)定性的影響
場效應晶體管閾值電壓穩(wěn)定性的影響戚輝， 郭鵬， 張雪華， 丁星星， 張瑩， 李夢(中原工學院， 鄭州 450007)以重摻雜Si片為襯底，SiO2為柵絕緣層，并五苯為有源層，制備了有機場效應晶體管(OFETs)，研究了空氣中水汽對場效應性能的影響。實驗表明：當器件較長時間放置在空氣中時，吸附在并五苯和SiO2接觸面之間的水分子導致閾值電壓漂移，器件的穩(wěn)定性降低；經(jīng)過熱處理的器件的閾值電壓漂移現(xiàn)象消失。提出了解釋閾值電壓漂移現(xiàn)象的模型，該模型可解釋水分子在這
中原工學院學報 2016年4期2016-11-10
- 對稱雙柵高斯摻雜應變Si金屬氧化物半導體場效應管的二維解析模型
構(gòu)的表面勢和閾值電壓模型，分析弛豫SiGe層的Ge組分和摻雜偏差σn對表面勢和閾值電壓的影響。此外，還對比分析高斯摻雜對稱雙柵應變硅MOSFET器件和均勻摻雜對稱雙柵應變硅MOSFET器件的表面勢和閾值電壓。研究結(jié)果表明：閾值電壓隨應變Si膜中Ge組分的增加而降低；表面勢和閾值電壓隨偏差σn的增加而減?。桓咚箵诫s對稱雙柵應變硅MOSFET器件和均勻摻雜對稱雙柵應變硅MOSFET器件的表面勢和閾值電壓相差較大，表明非均勻摻雜對器件表面勢和閾值電壓等影響較大。
中南大學學報（自然科學版） 2016年4期2016-08-16
- 質(zhì)子輻照對場板AlGaN/GaN HEMT器件電特性的影響
，跨導減小，閾值電壓顯著退化的結(jié)果.通過分析發(fā)現(xiàn)輻射感生受主缺陷引起的2DEG濃度降低是上述器件退化的主要原因.此外基于實驗結(jié)果，采用輻射感生受主缺陷退化模型仿真并計算了HEMT器件主要參數(shù)隨受主濃度的退化規(guī)律，仿真結(jié)果與實驗結(jié)果有較好的一致性.本文實驗結(jié)果也表明場板結(jié)構(gòu)和SiN鈍化層有效地阻止了電子陷落在表面態(tài)中，屏蔽了絕大部分的輻照損傷，是很有效的輻射加固手段.AlGaN/GaN HEMT；質(zhì)子輻照；輻射感生受主缺陷；輻射加固1 引言由于出色的綜合性能
電子學報 2016年6期2016-08-12
- 一種TFT模擬仿真與計算方法*
要影響因素,閾值電壓作為TFT性能的主要特征參數(shù)之一,其提取和計算方法至關(guān)重要。論文利用ATLAS仿真工具進行TFT結(jié)構(gòu)和特性的仿真,然后提取TFT仿真的轉(zhuǎn)移特性曲線數(shù)據(jù)結(jié)果以及結(jié)合EXCEL工具計算出TFT閾值電壓的值。其方法簡單有效,計算過程直觀,利于研究后期TFT的性能優(yōu)化。關(guān)鍵詞AMOLED; 薄膜晶體管; 閾值電壓; 提取; ATLAS; EXCELClass NumberTN61 引言隨著平板顯示的發(fā)展,有機電致發(fā)光二極管(OLED)顯示器作為
計算機與數(shù)字工程 2016年4期2016-08-11
- OLED亮度補償電路淺析
由驅(qū)動晶體管閾值電壓漂移和電源壓降引起的。本文通過專利數(shù)據(jù)庫對京東方近年來提出的多種用于使OLED發(fā)光均勻的像素電路的原理進行了分析，并提出了一些設計方面的建議。關(guān)鍵詞：OLED；像素電路；閾值電壓；壓降引言有機電致發(fā)光二極管（O r g a n i c L i g h t Emitting Diode，OLED）顯示技術(shù)是近些年來興起的顯示技術(shù)，它被廣泛地應用在顯示屏中，相比于傳統(tǒng)的LED液晶顯示器，OLED顯示屏具有以下優(yōu)點：顯示可視角度大，顯著節(jié)省電
工業(yè)技術(shù)創(chuàng)新 2016年2期2016-07-21
- VDMOS器件動態(tài)特性研究
表明，器件的閾值電壓不變，器件的導通電阻隨著元胞P阱間氧化層厚度的增加而增加，器件的柵電荷隨著元胞P阱間氧化層厚度的增加而減小，二者相互矛盾，但器件功耗優(yōu)值明顯提高。同時采取JFET注入技術(shù)降低導通電阻，使得器件的動態(tài)性能進一步改善，對高頻VDMOS器件的應用具有一定的指導意義。關(guān)鍵詞：VDMOS器件；動態(tài)特性；氧化層；閾值電壓；導通電阻；柵電荷1 引 言功率VDMOS具有開關(guān)速度高、頻率特性好的優(yōu)點，特別值得指出的是，它具有負溫度系數(shù)，沒有雙極功率管的二
微處理機 2016年2期2016-06-16
- 65nm工藝下MOSFET閾值電壓提取方法研究
MOSFET閾值電壓提取方法研究薛峰（安徽三聯(lián)學院電子電氣工程學院，合肥安徽 230601）閾值電壓Vth決定了反型溝道的建立，也就意味著MOSFET工作的開啟.因此，精確地測算出閾值電壓Vth是對設備特性描述的關(guān)鍵所在.提取閾值電壓的方法很多，本文主要介紹了常數(shù)電流法、線性外推法、平方外推法、跨導線性外推法、二階求導法和分離C-V法六種閾值電壓的提取方法的原理并在65nm工藝下進行了仿真驗證.本文還分析了閾值電壓的溫度特性和閾值電壓與柵長的關(guān)系，并對這六
赤峰學院學報·自然科學版 2015年7期2015-11-18
- Ag納米線摻雜的液晶顯示器件的電－光特性
光特性（降低閾值電壓、提高響應時間等）［4］。2005年，I.Dierking等人［5］發(fā)現(xiàn)在液晶材料里摻雜碳納米管能夠降低體系黏度和提高介電各向異性，因此能有效降低開啟電壓。Kent州立大學J.West課題組［6－9］從這一角度出發(fā)，將具有很強介電各向異性的鐵電性納米材料Sn2P2S6摻入液晶，發(fā)現(xiàn)對液晶的電光性能有顯著的改善，這一靈感來源于液晶材料的各向異性是其能夠?qū)崿F(xiàn)顯示功能的主要性質(zhì)之一。2002年，Yukihide Shiraishi課題組［10
液晶與顯示 2015年2期2015-05-10
- DOE技術(shù)在低電壓CMOS晶體管中的質(zhì)量控制*
OS晶體管;閾值電壓;DOE;注入劑量互補型金屬-氧化物-半導體晶體管CMOS(Complementary Metal-Oxide-Semiconductor)的生產(chǎn)是一個復雜精細的工藝過程,包含SiO2薄膜的淀積及光刻、刻蝕、注入等各種工序的互相協(xié)作。因復雜而精細的工藝,和多環(huán)節(jié)決定因素,靠傳統(tǒng)的工藝臺帳和工藝試驗的形式來實現(xiàn)電學參數(shù)閾值電壓Vt的調(diào)控非常困難[1-2]。改變閾值電壓Vt的工藝參數(shù)有多種多樣,比如內(nèi)在的氧化層電荷、功函數(shù)差、溝道里的載流子
電子器件 2014年6期2014-09-06
- 0.18 μm MOS差分對管總劑量失配效應研究
MOS晶體管閾值電壓不再是輻射敏感參數(shù)，而輻射感生漏電流仍是其薄弱環(huán)節(jié)，其主要原因為隔離氧化層在輻照過程中引入了大量的陷阱電荷[6]。國外針對更小尺寸(100 nm以下)CMOS晶體管電離輻射效應進行了研究，結(jié)果表明：尺寸越小，其抗總劑量能力越強，且閾值電壓變化越小[7-8]。任迪遠等[4-5]對CMOS工藝運算放大器進行了60Co γ輻照、質(zhì)子輻照及室溫退火效應的研究，結(jié)果表明：輻照引起運算放大器中差分對管的匹配性能惡化是導致失調(diào)電壓、電源電壓抑制比等參
原子能科學技術(shù) 2014年10期2014-08-07
- 一類適用于串行通信的高速包絡檢測電路
壓之差在負向閾值電壓和正向閾值電壓區(qū)間時，Squelch輸出值不確定，與協(xié)議要求不符合.圖3 具有DAC校準的預放大電路Fig.3 The pre－drive amplifier with DAC calibrate因此設計一個對PVT不敏感的、能有效反映數(shù)據(jù)線上狀態(tài)的且其輸出特性曲線完全符合USB2.0協(xié)議要求的包絡檢測電路是一個挑戰(zhàn).1 包絡檢測器電路的分析與設計施密特觸發(fā)器電路是包絡檢測器的核心電路，電流型施密特觸發(fā)器具有增益適中、帶寬寬、功耗低的優(yōu)
廈門大學學報（自然科學版） 2014年1期2014-07-26
- 一種新型低壓上電復位電路設計
；電源檢測；閾值電壓中圖法分類號：TN432 文獻標識碼：A 文章編號：2095-1302（2014）04-0090-030 引 言在電子系統(tǒng)上電時，電源通常需要經(jīng)過比較長的時間才能達到穩(wěn)定狀態(tài)。在這個過程中，數(shù)字集成電路或數(shù)?；旌霞呻娐分械募拇嫫?、控制器等單元的狀態(tài)是不確定的，這可能會導致芯片不能正常工作[1]。因此需要一種電路在電源上電時，對那些不確定的狀態(tài)進行初始化，我們通常使用上電復位電路來實現(xiàn)這種功能。然而，隨著集成電路工藝的進步，芯片的工作電
物聯(lián)網(wǎng)技術(shù) 2014年4期2014-04-19
- 交流發(fā)光二極管(AC-LED)結(jié)溫的測試方法
測試方法——閾值電壓法進行了結(jié)溫測試并將其與峰值波長法進行對比。1 測量原理閾值電壓和溫度的關(guān)系可以利用肖克利方程[5]導出，如下：(3)其中，e是電子電荷，n是理想因子，Vth是閾值電壓，E0是禁帶寬度，Ith是參考閾值電流，k是玻爾茲曼常數(shù)，T是溫度，A和B是與溫度無關(guān)的常數(shù)。因此,AC-LED的閾值電壓可以用作熱敏參數(shù)估計Tj。這也是EIA/JEDEC 標準中半導體器件結(jié)溫測量的理論依據(jù)[6]。峰值波長和溫度之間的關(guān)系源于Varshni方程[7]，如
照明工程學報 2014年3期2014-04-09
- 基于a-IGZO TFT 的AMOLED 像素電路穩(wěn)定性的仿真研究
TFT 的閾值電壓仍會發(fā)生明顯的漂移現(xiàn)象，從而影響OLED 器件的發(fā)光性能［6］。本文采用數(shù)值仿真的方法深入探討了a-IGZO TFT 的閾值電壓變化對2T1C 和3T1C 像素電路性能的影響，對上面兩種電路進行了比較并討論了進一步改善電路特性的技術(shù)方案。2 實 驗2.1 a-IGZO TFT 的基本電學特性本研究采用一種雙層有源層結(jié)構(gòu)的a-IGZO TFT 器件(器件結(jié)構(gòu)見圖1(a)，具體制備工藝見文獻［7］)作為研究對象，通過探針臺和半導體參數(shù)測試儀
發(fā)光學報 2013年9期2013-10-21
- 對稱薄膜雙柵MOSFET溫度特性的研究
特性，給出了閾值電壓、漏結(jié)泄漏電流、跨導和轉(zhuǎn)移特性在寬溫區(qū)隨溫度變化的實驗結(jié)果。薄膜雙柵MOSFET是一種新型高速低耗MOSFET。與體硅MOSFET相比，雙柵MOSFET具有較高的跨導、優(yōu)良的亞閾值斜率特性、較高的載流子遷移率、較短的延遲時間、優(yōu)良的頻率特性、對短溝道效應的較強抑制性能、較小的寄生效應、較強的抗輻射能力等特點［4－5］。薄膜雙柵MOSFET的性能優(yōu)越，應用前景廣闊。然而在功率集成電路設計中，器件的功耗較大，散熱困難。如果不考慮溫度效應，設
合肥工業(yè)大學學報（自然科學版） 2012年6期2012-09-03
- 漏致勢壘降低效應對短溝道應變硅金屬氧化物半導體場效應管閾值電壓的影響
導體場效應管閾值電壓的影響王曉艷1)2)?張鶴鳴1)王冠宇1)宋建軍1)秦珊珊1)屈江濤1)1)(西安電子科技大學微電子學院，寬禁帶半導體材料與器件重點實驗室，西安 710071)2)(寶雞文理學院電子電氣工程系，寶雞 721007)(2010年3月28日收到;2010年5月16日收到修改稿)結(jié)合應變硅金屬氧化物半導體場效應管(MOSFET)結(jié)構(gòu)，通過求解二維泊松方程，得到了應變Si溝道的電勢分布，并據(jù)此建立了短溝道應變硅NMOSFET的閾值電壓模型.依據(jù)
物理學報 2011年2期2011-10-23
- VDMOS器件總劑量輻照閾值電壓影響因素分析
量輻照條件下閾值電壓漂移的影響.1 器件結(jié)構(gòu)及工作原理圖1為功率VDMOS器件的縱向結(jié)構(gòu)剖面示意圖，集成VDMOS器件多個六角形元胞并聯(lián)組成，多晶硅網(wǎng)格結(jié)構(gòu)將各個元胞的柵極連到一起并埋在源金屬電極的下面，二者以SiO2層隔開，導通時電子流經(jīng)過表面有源區(qū)的導電溝道流到 區(qū)，然后垂直向下流動.VDMOS工作時柵源電壓大于開啟電壓VT，半導體表面水平溝道會形成強反型層，也就是形成電子流動的導電溝道，此時在漏源電壓VDS形成電場的作用下源區(qū)電子會以一定的速度漂移，
重慶三峽學院學報 2010年3期2010-12-22