崔建國，寧永香

(山西工程技術學院，山西 陽泉 045000)

0 引言

在人們的日常生活或工農(nóng)業(yè)電氣設備控制方面，有眾多場合都需要對電路進行延時開關，實現(xiàn)的方法有許多，可以用最簡單的機械定時器實現(xiàn)定時或延時控制，也可以用較復雜的電腦通過編程實現(xiàn)。

當然，最常用的實現(xiàn)的方法是采用阻容RC定時網(wǎng)絡電路連接一個反相器實現(xiàn)，見圖1，這種電路非常方便、非常實用，常常在一些電子或電氣控制電路中見到。遺憾的是，RC定時網(wǎng)絡的每個元件數(shù)值均有明顯的誤差，以致不能事先精確地確定或計算延時的時間[1]。

圖1 一般延時器電氣原理圖

這里我們采用兩個RC網(wǎng)絡和兩個反相器，依次串聯(lián)，形成一個新穎的定時或延時電路，這樣可以明顯地改進延時的精確度。

1 一般延時器電路實際工作時獲得的延時與設計初衷的差別

圖1是一個比較典型、比較簡單的延時器電路，采用阻容RC定時網(wǎng)絡電路連接一個反相器實現(xiàn)，反相器是可以將輸入信號的相位反轉(zhuǎn)180°的電路，這種電路廣泛應用在模擬電路中，比如音頻放大，時鐘振蕩器等。

在電子線路設計中，經(jīng)常要用到反相器。CMOS反相器電路由兩個增強型MOS場效應管組成。而典型的TTL與非門電路由輸入級、中間級、輸出級組成。

以常用的CMOS反相器電路為例，圖1所示的CMOS反相器的閾值電壓為供電電壓的一半，即1/2VCC，并有-15%～+15%合計30%的誤差。其中τ是RC延時電路的時間常數(shù)，τ=RC；αt可以認為30%的閾值誤差電壓所造成的延時或定時的誤差[2]。

圖2示出了反相器電路的輸入信號曲線，其中橫軸為X，X=t/τ，X為時間常數(shù)τ的倍數(shù)，t為電容充電時間；縱軸為“1”，曲線代表函數(shù)1=e-X。

按照上文所指出CMOS反相器的閾值電壓可能有30%的誤差，那么在圖1所示的延時電路中，如果輸入電壓UC(電容C上的充電電壓)為0.35 VCC～0.65 VCC之間的任何一個電壓值，圖1中反相器的輸出都有可能出現(xiàn)邏輯“0”或邏輯“1”的狀態(tài)。

圖2 CMOS反相器電路的輸入信號曲線圖

至于輸出是“0”還是“1”，在于電容屬于充電過程還是放電過程，充電過程中UC電壓值超過反相器的閾值電壓(可能0.35 VCC～0.65 VCC之間的任何一個電壓值)時，反相器輸出“0”；電容放電過程中，UC電壓值低于反相器的閾值電壓時，反相器輸出高電平12 V(假如反相器供電為12 V)。

從圖2可以看出，這兩種狀態(tài)(0.35 VCC以及0.65 VCC)分別對應于電容通過電阻充電到0.43τ和1.05τ(τ=RC)的時間。因為CMOS反相器的閾值電壓為供電電壓的一半，故閾值電壓UC=0.5 VCC時，圖2中對應的電容充電時間要在t=0.69τ后才出現(xiàn)。

對上面的關鍵點總結(jié)一下，我們通常設計延時電路時，一般以UC=0.5 VCC作為閾值電壓來計算延時時間，即電容的充電時間t=0.69τ時，反相器輸出電平開始反轉(zhuǎn)，但由于CMOS反相器的閾值電壓可能有30%的誤差這種特性，最后實際運行所得到的延時時間有可能是UC(反相器輸入電壓)為0.35 VCC～0.65 VCC中的任意一點作為閾值電壓時的時間[3]。

所以在圖1延時電路中，以UC=0.5 VCC作為閾值電壓設計延時所獲得的時間與設計初衷之間的誤差還是很大的，工程師設計的參數(shù)不能直接拿來引用。

2 可精確計算的延時電路的分析

設計一個延時電路，這個延時電路仍以UC=0.5 VCC作為閾值電壓設計延時，對應的電容充電時間t0.5VCC=0.69τ。經(jīng)過反復驗證，延時電路實際運行所得到的延時時間與設計初衷所計算的延時時間雖然不是完全一樣，但它們之間的誤差已經(jīng)大大縮小，設計參數(shù)可以直接引用。

這個延時電路采用了兩個RC網(wǎng)絡和兩個反相器，如圖3所示，圖中的每個RC網(wǎng)絡產(chǎn)生相同的延時，且都等于圖1所示電路總延時值的一半，第一個RC延時電路的延時值t1=0.5*X1*τ，對照圖2，其中X1*τ為第一個反相器的有誤差閾值電壓對應的充電時間；第二個RC延時電路的延時值t2=0.5*X2*τ，仍對照圖2，其中X2*τ為第二個反相器的有誤差閾值電壓對應的充電時間。

圖3 可精確計算的延時電路1電氣原理圖

故圖3延時電路的總延時t可以用以下公式簡單計算：

t=t1+t2=(0.5*X1*τ)+(0.5*X2*τ).

其中τ為RC延時電路的時間常數(shù)，τ=RC；X1與X2皆為0.43～1.05之間的任意一個值，X1或X2與τ的乘積就是各個反相器有誤差的閾值電壓所對應的充電時間。

以上求總延時公式我們可以以任意組合來計算其實際延時時間，從而與以UC=0.5 VCC作為閾值電壓時的設計延時時間作比較，來驗證我們設計的合理性。

首先以第一種情況 驗證圖3設計的合理性，即第一個延時網(wǎng)絡中的反相器以-15%的閾值電壓誤差求其實際延時時間t1=0.5*X1*τ=0.5*0.43*τ；第二個延時網(wǎng)絡中的反相器以+15%的閾值電壓誤差求其實際延時時間t2=0.5*X2*τ=0.5*1.05*τ，故實際總延時為

t=(0.5*0.43*τ)+(0.5*1.05*τ)=0.74τ.

由此可以看出，雖然設計延時時間0.69τ與實際延時時間0.74τ之間仍有差距，但已經(jīng)很接近設計值0.69τ。

第二種情況，如果第一個延時網(wǎng)絡中反相器恰好閾值電壓為0.5VCC，第二個延時網(wǎng)絡中反相器閾值電壓也恰好為0.5VCC，那么實際總延時為

t=(0.5*0.69*τ)+(0.5*0.69*τ)=0.69τ.

這種情況下的設計延時與實際延時恰好一樣。

第三種情況，如果第一個延時網(wǎng)絡中反相器閾值電壓為0.65VCC，第二個延時網(wǎng)絡中反相器閾值電壓也恰好為0.65VCC，那么實際總延時為

t=(0.5*1.05*τ)+(0.5*1.05*τ)=1.05τ.

這是兩個反相器閾值電壓誤差最大、情況最惡劣的一種組合，其設計延時0.69τ與實際總延時1.05τ相差還是蠻大的。

但第三種情況是一種特例，通過大量任意閾值電壓組合的比較，我們可以證明采用圖3設計方案所得到的延時器，相比較圖1的一般延時器，工程師設計的延時時間與延時電路實際運行所得到的延時時間雖然不能完全一模一樣，但它們之間的誤差已經(jīng)大大縮小，可以認為圖3的延時電路是可以被精確計算的，設計參數(shù)是可以拿來直接引用的。

從以上的分析我們就可以明白圖4所示的電路也可得到同樣精確的總延時。圖4的工作原理仍然利用兩個反相器的閾值電壓的誤差不總是處于最惡劣的狀況，仍然可以以兩個反相器閾值電壓的誤差的任意組合來計算其實際延時時間，從而證明圖4所示的電路也可得到同樣精確的總延時，這里不再重復證明。

圖4 可精確計算的延時電路2電氣原理圖

3 注意事項

圖3的延時電路要想獲得滿意的結(jié)果，還有一個注意事項，就是其中的反相器必須采用CMOS反相器，其主要原因在于只有CMOS門電路的閾值電壓為供電電壓的一半，而且他們的輸出電壓只能是“0”或“供電電壓值”，這里是不能采用斯密特觸發(fā)器的，因為斯密特觸發(fā)器有兩個閾值電壓，且不一樣[4]。

若采用4000系列的CMOS電路，其延時時間太長的話，可采用74HCXX系列電路，74HCXX系列電路的引腳功能和L4LSXX系列兼容。

4 結(jié)語

本設計的延時電路采用兩個RC網(wǎng)絡和兩個反相器串聯(lián)，每個RC延時器得到的實際延時雖然與設計值仍有誤差，但由于兩個延時器其誤差方向不可能總是相同，故它們的總延時與設計值相差并不大，有時甚至相同。這個電路設計雖然不能徹底解決誤差的存在，但可以將誤差盡可能縮小。

本設計的不足是反相器必須采用CMOS門電路，斯密特觸發(fā)器、TTL門電路不適合這種設計。