鄭 瑩，姜立娟（中國電子科技集團(tuán)公司第四十七研究所，沈陽　110032）

?

VDMOS器件動(dòng)態(tài)特性研究

鄭 瑩，姜立娟
（中國電子科技集團(tuán)公司第四十七研究所，沈陽110032）

摘 要：VDMOS器件具有開關(guān)速度快、開關(guān)損耗小、頻率特性好等優(yōu)點(diǎn)，被廣泛應(yīng)用于高頻開關(guān)器件領(lǐng)域。利用TCAD軟件對(duì)VDMOS器件進(jìn)行建模仿真，研究了元胞P阱間氧化層厚度對(duì)器件靜態(tài)參數(shù)和動(dòng)態(tài)參數(shù)的影響。結(jié)果表明，器件的閾值電壓不變，器件的導(dǎo)通電阻隨著元胞P阱間氧化層厚度的增加而增加，器件的柵電荷隨著元胞P阱間氧化層厚度的增加而減小，二者相互矛盾，但器件功耗優(yōu)值明顯提高。同時(shí)采取JFET注入技術(shù)降低導(dǎo)通電阻，使得器件的動(dòng)態(tài)性能進(jìn)一步改善，對(duì)高頻VDMOS器件的應(yīng)用具有一定的指導(dǎo)意義。

關(guān)鍵詞：VDMOS器件；動(dòng)態(tài)特性；氧化層；閾值電壓；導(dǎo)通電阻；柵電荷

1 引 言

功率VDMOS具有開關(guān)速度高、頻率特性好的優(yōu)點(diǎn)，特別值得指出的是，它具有負(fù)溫度系數(shù)，沒有雙極功率管的二次擊穿問題，安全工作區(qū)大。因此，不論是開關(guān)應(yīng)用還是線性應(yīng)用，VDMOS都是理想的功率器件。尤其VDMOS作為開關(guān)器件提高了開關(guān)電源的工作頻率，有效減小了電源的體積和重量。但是在高頻下，VDMOS開關(guān)轉(zhuǎn)換過程中的功率損耗是值得重視的問題。若開關(guān)時(shí)間不能滿足要求，那么器件在開關(guān)過程中的功率損耗會(huì)嚴(yán)重影響開關(guān)電源的轉(zhuǎn)換效率。因此，高頻高效電源要求VDMOS有短的開關(guān)時(shí)間，在其他一些領(lǐng)域則要求VDMOS有高的截止頻率。限制VDMOS開關(guān)時(shí)間和截止頻率的主要因素是器件本征電容和寄生電容的充放電過程，尤其是器件元胞P阱間的柵漏電容對(duì)器件開關(guān)時(shí)間和截止頻率有較大影響［1-3］。為此，研究者們先后采用了改變電極間介質(zhì)層介電常數(shù)、減小電極面積、增加電極間介質(zhì)層厚度等方法減小寄生柵漏電容［4-7］，提高器件的動(dòng)態(tài)性能。其中，增加電極間介質(zhì)層厚度對(duì)器件動(dòng)態(tài)特性的影響究竟有多大，還會(huì)對(duì)哪些器件參數(shù)產(chǎn)生明顯改變，需要進(jìn)一步定量研究才能確定，這對(duì)于分析該結(jié)構(gòu)對(duì)器件動(dòng)態(tài)性能改善的效果是至關(guān)重要的。

2 建模與仿真

TCAD軟件提供了一個(gè)基于用戶界面的模擬環(huán)境，可進(jìn)行2D/3D工藝模擬、2D/3D器件模擬以及大型實(shí)驗(yàn)設(shè)計(jì)和統(tǒng)計(jì)學(xué)分析，在光電、CMOS、射頻、存儲(chǔ)等領(lǐng)域得到有效應(yīng)用［8］。這里利用TCAD軟件對(duì)VDMOS器件進(jìn)行模擬仿真，如圖1所示。在常規(guī)VDMOS器件結(jié)構(gòu)基礎(chǔ)上，增加器件元胞P阱間的氧化層厚度，由于增加了極板間介質(zhì)層的厚度，減小了柵漏電容，從而降低了柵電荷。

圖1 利用TCAD軟件對(duì)VDMOS器件結(jié)構(gòu)建模

3 模擬結(jié)果與討論

為了研究器件元胞P阱間氧化層厚度增加的多少對(duì)器件性能的影響，進(jìn)行了如下四種結(jié)構(gòu)參數(shù)的模擬，多晶硅寬度為6.75μm，溝道上方的柵氧化層厚度是不變量，按照P阱間氧化層厚度的多少分為四種情況，分別為0.1μm，0.8μm，1.2μm，1.6μm，其中，0.1μm對(duì)應(yīng)常規(guī)VDMOS器件的柵氧厚度。

圖2是VDMOS器件的ID-Vg轉(zhuǎn)移特性曲線，可以看出四種結(jié)構(gòu)的閾值電壓曲線完全重合，這是顯而易見的，這是因?yàn)槟M過程中所有結(jié)構(gòu)溝道上方的柵氧化層并未發(fā)生改變。

圖2 ID-Vg轉(zhuǎn)移特性曲線

圖3是VDMOS器件柵電荷隨柵壓Vg變化情況曲線，柵電荷的定義是在Vg=12V時(shí)所需的電荷值。顯然地，增加器件元胞P阱間氧化層厚度能夠減小柵電荷。然而，VDMOS器件導(dǎo)通電阻RON隨著P阱間氧化層厚度的增加而增大，如表1所示，這是由于漂移區(qū)下積累層電流產(chǎn)生的電阻增大導(dǎo)致的。導(dǎo)通電阻的增大意味著增加了器件的導(dǎo)通損耗，降低柵電荷是降低關(guān)斷損耗，兩者是互相矛盾的，為了衡量器件的功率損耗，國際上采用優(yōu)值函數(shù)FOM = RON×Qg來表征。

表1是四種結(jié)構(gòu)的優(yōu)值函數(shù)FOM值，可以看出，器件元胞P阱間氧化層厚度越大，VDMOS器件的功耗優(yōu)值越小，與常規(guī)VDMOS器件相比，功耗優(yōu)值減小了27.8%，如果再增加氧化層厚度，功耗優(yōu)值減小的百分比將更大。

圖3 VDMOS器件柵電荷隨柵壓Vg變化情況曲線

表1 優(yōu)值函數(shù)值（FOM = RON×Qg）

4 改進(jìn)措施

由模擬結(jié)果可知，導(dǎo)通電阻和柵電荷是兩個(gè)矛盾的優(yōu)化參數(shù)，在已增加器件P阱間氧化層厚度的基礎(chǔ)上，通過JFET注入技術(shù)減小導(dǎo)通電阻。表2是在JFET注入后得到的優(yōu)值函數(shù)FOM值。

表2 改進(jìn)后的優(yōu)值函數(shù)值（FOM = RON×Qg）

與表1相比，在器件P阱間氧化層厚度改變量一致的情況下，導(dǎo)通電阻減小，盡管柵電荷略有增大，但改進(jìn)后的優(yōu)值函數(shù)值FOM仍然低于常規(guī)VDMOS器件，且當(dāng)氧化層厚度改變量較大時(shí)，JFET注入對(duì)器件導(dǎo)通電阻的影響更為顯著，使得優(yōu)值函數(shù)值FOM進(jìn)一步提高。

5 結(jié)束語

對(duì)VDMOS器件元胞P阱間氧化層厚度對(duì)器件動(dòng)態(tài)特性的改善情況進(jìn)行了模擬仿真，結(jié)果表明，VDMOS器件的閾值電壓沒有發(fā)生變化，導(dǎo)通電阻和柵電荷會(huì)隨著元胞P阱間氧化層厚度的增加而變化，功耗優(yōu)值函數(shù)得到明顯降低，改善了器件的動(dòng)態(tài)性能。同時(shí)發(fā)現(xiàn)二者也是相互矛盾的，通過JFET注入技術(shù)，可以減小導(dǎo)通電阻，使得器件的功耗優(yōu)值函數(shù)進(jìn)一步改善，對(duì)于高頻下VDMOS的應(yīng)用具有一定的指導(dǎo)意義。

參考文獻(xiàn)：

［1］B Jayant Baliga.Foudamentals of Power Semiconductor Device［M］.Carolina：Power Semiconductor Research Center，North Carolina State University，2008.

［2］Tatsuo Sakai.A New VDMOSFET Structure with Reduced Reverse Transfer Capacirance［J］.IEEE TRANSACTIONS ON ELECTRON DEVICES，1989，36（7）：1381-1386.

［3］戴顯英，張鶴鳴，李躍進(jìn)，等.功率VDMOS開關(guān)特性與結(jié)構(gòu)關(guān)系［J］.西安電子科技大學(xué)學(xué)報(bào)，1998，25（1）：98-101.DAI Xianying，ZHANG Heming，LI Yuejin，et al.Study of the relation between the switching performance and the structure of power VDMOS［J］.Journal of Xidian University，1998，25（1）：98-101.

［4］郭麗莎，夏洋.一種減少VDMOS寄生電容的新結(jié)構(gòu)［J］.現(xiàn)代電子技術(shù)，2009，20（307）：200-202.GUO Lisha，XIA Yang.New VDMOS Structure with Reduced Parasitic Capacitance［J］.Modern Electronics Technique，2009，20（307）：200-202.

［5］Jacky C.W.Ng.A Novel Planar Power MOSFET With Laterally Uniform Body and Ion-Implanted JFET Region ［J］.IEEE ELECTRON DEVICE LETTER，2008，29（4）：375-377.

［6］Ueda D，Tskgi H，Kano G.A New Vertical Double Diffused MOSFET-The Self-Aligned Terraced-Gate MOSFET［J］.IEEE Trans Electron Device，1984，ED-31 （4）：416-420.

［7］宋文斌，蔡小五.多晶硅部分剝離技術(shù)對(duì)抗輻照VDMOS動(dòng)態(tài)特性的研究［J］.電子世界，2012（2）：20-22.SONG Wenbin，CAI Xiaowu.The Affect of Polysilicon lift-off Technic on Dynamic Performance of Anti-radiation VDMOS［J］.Electronics World，2012（2）：20-22.

［8］鄭守國.高壓VDMOS的設(shè)計(jì)與工藝仿真［D］.哈爾濱：哈爾濱工業(yè)大學(xué)，2010.ZHENG Shouguo.Design and process simulation on high voltage VDMOS［D］.Harbin：Harbin Institute of Technology，2010.

Study on Dynamic Performance of VDMOS Device

Zheng Ying，Jiang Lijuan
（The 47th Research Institute of China Electronics Technology Group Corporation，Shenyang 110032，China）

Abstract：The VDMOS device has advantages of high switching speed，small switching loss and high working frequency，etc.，which is widely applied in high frequency switching devices.In this paper，VDMOS device is simulated by TCAD software and the effect on static and dynamic parameters of oxide thickness between P well in VDMOS cell is studied.The results show that threshold voltage is constant and on-state resistance changes with oxide thickness and Gate electric charge of VDMOS is being in diametrical opposition，but the figure of merit is obviously increased.At the same time，JFET technology is used to reduce on-state resistance to improve dynamic performance of VDMOS device which can perform guidance for high frequency VDMOS device.

Key words：VDMOS device；Dynamic performance；Oxide layer；Threshold voltage；On-state resistance；Gate electric charge

DOI：10.3969/j.issn.1002-2279.2016.02.005

中圖分類號(hào)：TN4

文獻(xiàn)標(biāo)識(shí)碼：A

文章編號(hào)：1002-2279（2016）02-0014-03

作者簡(jiǎn)介：鄭瑩（1986-），女，吉林省公主嶺市人，博士，工程師，主研方向：半導(dǎo)體分立器件。

收稿日期：2015-09-17