薛峰

（安徽三聯(lián)學(xué)院電子電氣工程學(xué)院，合肥安徽 230601）

65nm工藝下MOSFET閾值電壓提取方法研究

薛峰

（安徽三聯(lián)學(xué)院電子電氣工程學(xué)院，合肥安徽 230601）

閾值電壓Vth決定了反型溝道的建立，也就意味著MOSFET工作的開(kāi)啟.因此，精確地測(cè)算出閾值電壓Vth是對(duì)設(shè)備特性描述的關(guān)鍵所在.提取閾值電壓的方法很多，本文主要介紹了常數(shù)電流法、線(xiàn)性外推法、平方外推法、跨導(dǎo)線(xiàn)性外推法、二階求導(dǎo)法和分離C-V法六種閾值電壓的提取方法的原理并在65nm工藝下進(jìn)行了仿真驗(yàn)證.本文還分析了閾值電壓的溫度特性和閾值電壓與柵長(zhǎng)的關(guān)系，并對(duì)這六種方法進(jìn)行了總結(jié)，得出線(xiàn)性外推法是最簡(jiǎn)便且更準(zhǔn)確的閾值電壓提取方法.

MOSFET；閾值電壓；提取方法

1 簡(jiǎn)介

閾值電壓Vth決定了反型溝道的建立，也就意味著MOSFET工作的開(kāi)啟.因此，精確地測(cè)算出閾值電壓Vth是對(duì)設(shè)備特性描述的關(guān)鍵所在.提取閾值電壓的方法很多，然而，隨著采用方法的不同，得到的Vth值不盡相同.求取Vth的各種方法主要依賴(lài)于測(cè)量單個(gè)晶體管的靜態(tài)轉(zhuǎn)移特性曲線(xiàn)Id-Vgs，多數(shù)靜態(tài)轉(zhuǎn)移特性曲線(xiàn)是在晶體管處于強(qiáng)反型工作區(qū)時(shí)測(cè)得的.大部分測(cè)量方法也都是在低柵壓時(shí)測(cè)量的，以保證器件工作在線(xiàn)性區(qū).

對(duì)于絕大多數(shù)基于Id-Vgs轉(zhuǎn)移特性的Vth提取方法其共同的特點(diǎn)是測(cè)量得到的Vth值會(huì)受到源漏寄生串聯(lián)電阻和溝道載流子遷移率降低效應(yīng)的影響，這種影響對(duì)于準(zhǔn)確提取Vth是非常不利的，因?yàn)閂th的值不應(yīng)當(dāng)依賴(lài)于寄生元件和遷移率降低效應(yīng).

在仿真上，閾值電壓是在低Vth（小于0.1V，典型值為50mV）時(shí)，通過(guò)對(duì)Id-Vgs特性測(cè)量得到的.根據(jù)Id-Vgs的數(shù)據(jù)，有多種方法來(lái)確定Vth，如常數(shù)電流法、線(xiàn)性外推法、平方外推法、跨導(dǎo)線(xiàn)性外推法、二階求導(dǎo)法和分離C-V法[1-2].

2 提取方法原理

2.1 常數(shù)電流法

在漏極電壓小于0.1V時(shí)，與規(guī)定的漏極電流對(duì)應(yīng)的柵壓即為閾值電壓[1,3-5]，如下式所示：

其中Ith為閾值電流，Wm、Lm分別為器件表現(xiàn)在掩模板上的溝道寬度以及溝道長(zhǎng)度.由于僅需進(jìn)行一次測(cè)量操作即可得到器件的閾值電壓，因此，利用該方法進(jìn)行測(cè)量的速度很快[1].該方法經(jīng)常用于工藝監(jiān)控和根據(jù)二維數(shù)值模擬（如MINIMOS）的結(jié)果確定Vth.對(duì)于上式中Ith的取值具有一定程度的任意性，無(wú)任何物理意義，這里選擇Ith=10-7A，其典型值通常取值在10-6-10-9A之間[1].當(dāng)選取的漏電流不同時(shí)，得到的閾值電壓也各不相同，這是該方法的一個(gè)明顯的缺陷.

2.2 線(xiàn)性外推法

該方法的本質(zhì)思想是通過(guò)對(duì)Id-Vgs特性曲線(xiàn)的最大斜率點(diǎn)展開(kāi)線(xiàn)性外推，并將外推曲線(xiàn)與漏電流Id為零時(shí)相應(yīng)的柵極電壓做為器件的閾值電壓[6].其中最大斜率點(diǎn)對(duì)應(yīng)于跨導(dǎo)最大的點(diǎn)[7-9].

通常稱(chēng)該閾值電壓為外推閾值電壓.該方法是工業(yè)界確定閾值電壓Vth最為常用的標(biāo)準(zhǔn)[1-2,10].

事實(shí)上為了保證MOSFET保持在線(xiàn)性工作區(qū)，一般固定漏電壓Vds不大于0.1V，并同時(shí)將背偏壓保持在所期望的值[2,10].在低Vds時(shí)，漏電流Id（即在線(xiàn)性區(qū)）由下面的方程給出

該方程意義為，Id與Vgs之間是線(xiàn)性相關(guān)，并且與Vgs軸交于Vth+0.5αVds處[10].參數(shù)α與背偏置電壓有關(guān)，一般取值范圍為1.1至1.5.通常由于Vds≤0.1V，一般情況下可以假設(shè)α為1,基于這一假設(shè)引起的誤差小于2%.這樣以來(lái)在計(jì)算Vth值時(shí)，必須要從外推算得的取值結(jié)果中再相應(yīng)地減去Vds的一半[2,10].從最大斜率點(diǎn)開(kāi)展線(xiàn)性外推的理由是載流子的遷徙速率μs隨Vgs增加而相應(yīng)地降低，漏電流Id并不能準(zhǔn)確地隨著Vgs而線(xiàn)性地變化，但是從另一方面考慮，從曲線(xiàn)最大斜率處開(kāi)展線(xiàn)性外推保證了不會(huì)將遷移率降低進(jìn)而引起的額外誤差涵蓋在Vth之內(nèi)[1].

2.3 平方外推法

2.4 跨導(dǎo)線(xiàn)性外推法

對(duì)于跨導(dǎo)線(xiàn)性外推法，其提取閾值電壓的本質(zhì)思想是：在低漏壓時(shí)，跨導(dǎo)的微分dgm/dVgs取值最大時(shí)所對(duì)應(yīng)的柵壓即為閾值電壓[1,9].由此方法所得到的閾值電壓與公式（5）所定義的閾值電壓Vth(s)非常接近，

并且它不受遷移率下降因子θ和串聯(lián)電阻Rt的影響.這種方法要求器件工作在線(xiàn)性區(qū)，且基于以下幾點(diǎn)結(jié)論[7]：

(1)在弱反型區(qū)，跨導(dǎo)和柵壓呈指數(shù)關(guān)系；

(2)在強(qiáng)反型區(qū)，當(dāng)串聯(lián)電阻和遷移率退化可以忽略時(shí)，跨導(dǎo)為一個(gè)常量；

(3)由于串聯(lián)電阻和遷移率退化的影響，跨導(dǎo)隨著柵壓緩慢增大；

(4)在弱反型和強(qiáng)反型的過(guò)渡區(qū)，跨導(dǎo)和柵壓呈線(xiàn)性關(guān)系.

由于閾值電壓是MOSFET建模，仿真和驗(yàn)證過(guò)程的一個(gè)非常重要的參數(shù).人們提出了很多Vth的提取方法.在這些方法中，只有跨導(dǎo)增量法能夠符合經(jīng)典閾值電壓的定義，并且消除了遷移率退化和寄生電容效應(yīng)的影響.然而，由于在這種方法中需要考慮到漏電流的二級(jí)效應(yīng)，跨導(dǎo)增量法很容易受噪聲的影響.

2.5 二階求導(dǎo)法

二階求導(dǎo)法的提出是為了避免串聯(lián)電阻對(duì)閾值電壓的影響.Vth定義為跨導(dǎo)的導(dǎo)數(shù)，即

取得最大值時(shí)對(duì)應(yīng)的柵壓[4-7].可以通過(guò)分析理想狀況下MOSFET建模時(shí)采用的一級(jí)SPICE模型來(lái)理解這種方法，即當(dāng)VgsVth時(shí)，Id正比于Vgs.根據(jù)這種簡(jiǎn)單的假設(shè)，dId/dVgs是一個(gè)階躍函數(shù)，當(dāng)VgsVth時(shí)，其值為一個(gè)正的常數(shù).因此，當(dāng)Vgs=Vth時(shí)，d2Id/d2Vgs的值將趨于無(wú)窮[5].而對(duì)于一個(gè)實(shí)際的MOSFET器件，這種簡(jiǎn)化的假設(shè)顯然是不準(zhǔn)確的，當(dāng)Vgs=Vth時(shí)，d2Id/d2Vgs的值不會(huì)趨于無(wú)窮，但其對(duì)應(yīng)最大值.在實(shí)際的測(cè)量中，采用二階求導(dǎo)法得到的閾值電壓將對(duì)噪聲敏感，即當(dāng)考慮到噪聲的影響時(shí)，測(cè)量得到的閾值電壓偏大.

2.6 分離C-V法

文獻(xiàn)[8]所提出的另一方法為分離C-V法，通常它被用于對(duì)器件反型層中遷移率的測(cè)量，同時(shí)該方法也被用于對(duì)經(jīng)典閾值電壓的測(cè)量，并且測(cè)量值也通常被認(rèn)為是實(shí)際的閾值電壓.該方法的本質(zhì)是，將器件連接到柵控二極管，隨后測(cè)量在準(zhǔn)靜態(tài)和高頻C-V特性，并且同時(shí)測(cè)量柵和體電流，當(dāng)二者電流相等，即

時(shí)對(duì)應(yīng)的柵電壓就是閾值電壓[1].由?si=2?f定義的Vth只適合于亞閾值或弱反型導(dǎo)電使得情形，而線(xiàn)性外推法給出的Vth是從強(qiáng)反型條件得到的.經(jīng)典的Vth（對(duì)應(yīng)于2?f）和外推法得到的Vth之間的差別大約在4Vth（～0.1V）左右.實(shí)際上，外推Vth和基于強(qiáng)反型條件的模型方程吻合得很好.但是采用這種方法測(cè)量閾值電壓要求搭建測(cè)量電路，所以實(shí)現(xiàn)起來(lái)比較復(fù)雜.在器件模型仿真時(shí)，不具有可操作性.

3 仿真結(jié)果

3.1 提取方法仿真

在常數(shù)電流法中，通常選取Ith=10-7A，該值帶有一定的任意性，沒(méi)有任何物理含義，Ith的典型值通常是在10-6-10-9之間.當(dāng)選取的漏電流不同時(shí)，得到的閾值電壓也各不相同，這是該方法的一個(gè)缺陷.

用外推法計(jì)算Vth時(shí)，固定Vds=0.05V，Vgs從0V逐漸變化到最大值1.2V，同時(shí)測(cè)量對(duì)應(yīng)的漏電流Id.

圖1給出了采用恒定電流法和線(xiàn)性外推法提取閾值電壓的具體做法，綠線(xiàn)給出的是Id-Vgs曲線(xiàn)，它與10-7Wm/Lm（由虛線(xiàn)給出）的交點(diǎn)所對(duì)應(yīng)的柵壓即為由恒定電流法測(cè)得的閾值電壓.紅線(xiàn)給出的是gm-Vgs曲線(xiàn)，從其最大值對(duì)應(yīng)所的電流曲線(xiàn)上的點(diǎn)外延，與橫坐標(biāo)軸的交點(diǎn)所對(duì)應(yīng)的柵壓減去1/2Vds（這里是0.025V）即為由線(xiàn)性外推法測(cè)得的閾值電壓.

圖1 恒定電流法(CC)和線(xiàn)性外推法(LE)

圖2給出了采用跨導(dǎo)線(xiàn)性外推法和二階求導(dǎo)法提取閾值電壓的具體做法，紅線(xiàn)給出的是gm-Vgs的曲線(xiàn)，由其最大值處沿gm-Vgs曲線(xiàn)外延，與橫坐標(biāo)軸的交點(diǎn)即為由跨導(dǎo)線(xiàn)性外推法提取的閾值電壓.綠線(xiàn)給出的是dgm-dVgs隨Vgs變化的曲線(xiàn)，其最大值對(duì)應(yīng)的柵壓即為采用二階求導(dǎo)法提取的閾值電壓由于平方外推法不適用于短溝道器件，因此沒(méi)有對(duì)平方外推法進(jìn)行仿真驗(yàn)證.

圖2 跨導(dǎo)線(xiàn)性外推法(TE)和二階求導(dǎo)法(SD)

3.2 溫度特性

對(duì)于NMOSFET，閾值電壓的溫度系數(shù)為負(fù)，即隨著溫度升高，n溝道MOSFET的閾值電壓應(yīng)當(dāng)減小[11]，圖3是常數(shù)電流法、線(xiàn)性外推法、二階求導(dǎo)法和跨導(dǎo)增量法的溫度特性.可以看出線(xiàn)性外推法溫度系數(shù)相對(duì)穩(wěn)定.

圖3 閾值電壓溫度特性

3.3 Vth和柵長(zhǎng)的關(guān)系

圖4對(duì)比了采用恒定電流法，線(xiàn)性外推法，跨導(dǎo)增量法和二階求導(dǎo)法得到的n溝道MOSFET的閾值電壓隨柵長(zhǎng)的變化，由圖中可以看出，在上面討論的4種方法中，線(xiàn)性外推法給出的閾值電壓Vth與二階求導(dǎo)法的結(jié)果比較接近[12-13].

圖4 閾值電壓與柵長(zhǎng)關(guān)系

4 總結(jié)

顯然，上面給出的這六種方法是不等價(jià)的，得到的Vth也不盡相同.盡管利用常數(shù)電流法測(cè)量Vth最簡(jiǎn)單，并能達(dá)到合理的精度，但得到的Vth依賴(lài)于電流的選取值和亞閾值斜率；在電路中，器件一般工作于強(qiáng)反型區(qū)，根據(jù)強(qiáng)反型電流測(cè)量得到的Vth比在弱反型得到的Vth更適用于實(shí)際電路，因此利用外推法得到的Vth更為準(zhǔn)確.線(xiàn)性外推法和平方外推法之間的區(qū)別在于，飽和區(qū)Id隨Vth的變化會(huì)影響測(cè)量結(jié)果，但在上面的一級(jí)近似方程中并未考慮該效應(yīng)；由于該效應(yīng)在短溝器件非常顯著，因此隨著溝道長(zhǎng)度的下降，兩種外推法得到的Vth的差別會(huì)增大.對(duì)于跨導(dǎo)線(xiàn)性外推法，它所基于的理論假設(shè)在實(shí)際中并不能?chē)?yán)格的成立，而且參數(shù)提取要求器件工作在弱反型區(qū)，這對(duì)于器件通常工作在強(qiáng)反型區(qū)的絕大多數(shù)電路（低功耗電路除外）也是不是實(shí)際的.而對(duì)于二階求導(dǎo)法法，它需要漏電流對(duì)柵壓進(jìn)行兩次求導(dǎo)，計(jì)算過(guò)程相對(duì)復(fù)雜.分離C-V法要求搭建實(shí)際的測(cè)量電路，而且必須保證測(cè)量裝置具有足夠高的靈敏度以測(cè)量出微小的寄生電容值，實(shí)現(xiàn)起來(lái)相當(dāng)復(fù)雜.綜上從算法難度、二級(jí)效應(yīng)的影響、實(shí)際測(cè)量的可行性、溫度特性和與柵長(zhǎng)關(guān)系等方面綜合考慮，我們推薦線(xiàn)性外推法.

〔1〕唐瑜.等離子體工藝對(duì)MOS器件的損傷研究［D］.西安電子科技大學(xué)，2007.

〔2〕董立亭.考慮量子效應(yīng)的MOSFET器件模型建模及驗(yàn)證［D］.貴州大學(xué)，2007.

〔3〕Bazigos A，Bucher M，et al.An Adjusted Constant-CurrentMethodtoDetermineSaturatedandLinear Mode Threshold Voltage of MOSFETs［J］.IEEE Transactions on Electron Devices，2011，58（11）：3751-3758.

〔4〕Siebel O F，Schneider M C，Galup-Montoro C.MOSFET threshold voltage：Defnition，extraction，and some applications［J］.Microelectronics Journal，2012，43（5）：329-336.

〔5〕Terada K，Nishiyama K，Hatanaka K I.Comparison of MOSFET-threshold-voltage extraction methods［J］.Solid-State Electronics，2001，45（1）：35-40.

〔6〕Liou J J，Ortiz-Conde A，Sanchei F G.Extraction of the Threshold Voltage of MOSFETs：an Overview［J］. IEEE HongKong electron devices meeting，1997：31-38.

〔7〕Ortiz-Conde A，Garc？a Sánchez F J，Liou J J，et al.A review of recent MOSFET threshold voltage extraction methods［J］.Microelectronics Reliability，2002，42（4）：583-596.

〔8〕Yang H，Inokawa H.A differential smoothing technique for the extraction of MOSFET threshold voltage using extrapolation in the linear region［J］.Solid-State Electronics，2012，76：5-7.

〔9〕DobrescuL，PetrovM，DobrescuD，RavariuC. Threshold Voltage Extraction Methods for MOS Transistors［J］.International Semiconductor Conference，2000，1：371-374.

〔10〕滕浙乾.SOI/CMOS器件建模研究與模型參數(shù)提取［D］.國(guó)防科學(xué)技術(shù)大學(xué)，2010.

〔11〕Wang R，Dunkley J，DeMassa TA，JelsmaLF. Threshold voltage variations with temperature in MOS transistors［J］.IEEE Transactions on Electron Devices，1971，18（6）：386-388.

〔12〕Kong F C J，Yeow Y T，Yao Z Q.Extraction of MOSFET Threshold Voltage，Series Resistance，EffectiveChannelLength，andInversionLayerMobility From Small-Signal Channel Conductance Measurement［J］.IEEE Transactions on enectron devices，2001，48（12）：2870-2874.

〔13〕Tsuno M，Suga M，Tanaka M，Shibahara K，et al. Physically-Based Threshold Voltage Determination for MOSFET's of All Gate Lengths［J］.IEEE Transactions on Electron Devices，1999，46（7）：1429-1434.

TN432

A

1673-260X（2015）04-0046-03

安徽三聯(lián)學(xué)院校級(jí)自然科學(xué)研究項(xiàng)目（2013Z012）