張經(jīng)緯 張 甜 馮 源 宋明軒 譚國(guó)俊

SiC MOSFET串聯(lián)短路動(dòng)態(tài)特性

張經(jīng)緯 張 甜 馮 源 宋明軒 譚國(guó)俊

（中國(guó)礦業(yè)大學(xué)電氣與動(dòng)力工程學(xué)院 徐州 221116）

在電力電子系統(tǒng)中，因器件擊穿、硬件電路缺陷或系統(tǒng)控制失誤導(dǎo)致碳化硅（SiC）金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（MOSFET）誤開(kāi)通時(shí)，橋臂電流回路中多個(gè)器件處于開(kāi)通狀態(tài)，形成串聯(lián)短路故障。該文以SiC MOSFET半橋電路為研究對(duì)象，詳細(xì)介紹SiC MOSFET串聯(lián)短路的動(dòng)態(tài)過(guò)程，理論分析負(fù)載電流、柵極驅(qū)動(dòng)電壓和結(jié)溫溫升對(duì)SiC MOSFET短路動(dòng)態(tài)特性的影響規(guī)律，推導(dǎo)出SiC MOSFET分壓模型，并采用仿真模型進(jìn)行驗(yàn)證。實(shí)驗(yàn)基于1 200V/80A SiC MOSFET測(cè)試平臺(tái)驗(yàn)證電路參數(shù)對(duì)短路損耗和結(jié)溫分布的影響。理論與實(shí)驗(yàn)結(jié)果表明，SiC MOSFET串聯(lián)短路分壓特性對(duì)電路參數(shù)具有較高敏感度，漏極電壓與漏極電流不平衡動(dòng)態(tài)變化會(huì)改變器件短路損耗，進(jìn)而影響結(jié)溫溫升，造成串聯(lián)短路SiC MOSFET不穩(wěn)定變化。

SiC MOSFET 串聯(lián)短路 分壓特性 結(jié)溫分布

0 引言

SiC MOSFET作為新一代功率半導(dǎo)體器件，正處在快速商業(yè)化發(fā)展階段。SiC MOSFET因其具有高開(kāi)關(guān)速率、低開(kāi)關(guān)損耗、高擊穿電壓、高熱導(dǎo)率等特點(diǎn)，已被廣泛應(yīng)用于新能源汽車(chē)、太陽(yáng)能、風(fēng)能變換器、無(wú)線電能傳輸?shù)阮I(lǐng)域[1-5]。但是，SiC MOSFET的挑戰(zhàn)是與優(yōu)勢(shì)共存的[6-8]，尤其是在以短路故障為代表的極端故障下，高壓、大電流、高結(jié)溫所帶來(lái)的沖擊嚴(yán)重影響了器件的性能。在高柵極電壓下，SiC MOSFET發(fā)生短路故障時(shí)產(chǎn)生的短路電流是額定電流的數(shù)倍甚至10倍以上。退飽和效應(yīng)導(dǎo)致的高漏極電壓使得器件結(jié)溫在極短的時(shí)間內(nèi)迅速上升，大幅降低SiC MOSFET的短路耐受水平。器件內(nèi)P基區(qū)、N-漂移區(qū)的高電場(chǎng)促使高空穴電流注入柵氧化層形成柵極泄漏電流，結(jié)溫溫升則進(jìn)一步增大泄漏電流，造成柵氧化層退化甚至擊穿。由于焊料層與芯片熱膨脹系數(shù)不同，高溫度梯度下形成強(qiáng)烈的熱沖擊，產(chǎn)生熱切應(yīng)力，導(dǎo)致焊料層疲勞，減少功率器件的壽命，給功率變換器的可靠運(yùn)行帶來(lái)極大的挑戰(zhàn)[9-13]。因此，為保證SiC MOSFET器件的可靠運(yùn)行，有必要對(duì)造成器件短路的故障因素及其影響規(guī)律進(jìn)行詳細(xì)研究。

依據(jù)電流回路電感值將SiC MOSFET短路分為兩種故障形式：硬開(kāi)關(guān)故障（Hard Switching Fault, HSF）和負(fù)載短路故障（Fault Under Load, FUL）[14-15]。HSF電流回路的電感極小，器件在開(kāi)通瞬態(tài)便發(fā)生短路故障，漏-源極承受高母線電壓；FUL電流回路的電感略高，器件在進(jìn)入導(dǎo)通狀態(tài)后形成短路，漏-源極電壓由導(dǎo)通壓降迅速上升至高電壓。針對(duì)SiC MOSFET的短路特性，國(guó)內(nèi)外學(xué)者展開(kāi)一系列研究。文獻(xiàn)[16-19]的分析結(jié)果表明，柵極驅(qū)動(dòng)電壓決定了SiC MOSFET短路電流等級(jí)，短路電流的上升速率則與驅(qū)動(dòng)參數(shù)有關(guān)。文獻(xiàn)[20-21]的研究結(jié)果表明，SiC MOSFET短路電流在低溫下具有正溫度系數(shù)，而在高溫下具有負(fù)溫度系數(shù)。文獻(xiàn)[22-23]對(duì)CREE和ROHM商業(yè)1.2kV SiC MOSFET進(jìn)行短路耐受能力檢測(cè)，結(jié)果表明高母線電壓及高環(huán)境溫度下，器件在3ms短路時(shí)間內(nèi)便會(huì)出現(xiàn)明顯的柵極泄漏電流，說(shuō)明SiC MOSFET的短路耐受時(shí)間極短。

上述關(guān)于SiC MOSFET短路特性的研究是基于單個(gè)器件進(jìn)行的，其短路特點(diǎn)在于SiC MOSFET漏源極幾乎承受全部母線電壓。然而在功率變換系統(tǒng)運(yùn)行過(guò)程中，因硬件電路缺陷或控制失誤導(dǎo)致SiC MOSFET誤開(kāi)通時(shí)，上、下橋臂器件將同時(shí)短路。采用半橋電路進(jìn)行短路實(shí)驗(yàn)時(shí)發(fā)現(xiàn)，短路回路中的SiC MOSFET會(huì)出現(xiàn)動(dòng)態(tài)分壓行為，其分壓特性易受電路參數(shù)和結(jié)溫的影響。

本文首先介紹SiC MOSFET串聯(lián)短路工作特性。分別針對(duì)負(fù)載電流、驅(qū)動(dòng)電壓和結(jié)溫對(duì)SiC MOSFET串聯(lián)短路分壓特性的影響規(guī)律進(jìn)行理論分析。選取羅姆公司的BSM080D12P2C008 SiC MOSFET半橋模塊作為測(cè)試對(duì)象進(jìn)行仿真驗(yàn)證并對(duì)串聯(lián)器件耐受水平進(jìn)行評(píng)估。最后通過(guò)實(shí)驗(yàn)分析并驗(yàn)證電路參數(shù)變化對(duì)器件損耗及結(jié)溫的影響。

1 SiC MOSFET串聯(lián)短路動(dòng)態(tài)過(guò)程

SiC MOSFET半橋串聯(lián)短路故障電路原理如圖1所示。VTH與VTL為待測(cè)SiC MOSFET器件。柵極驅(qū)動(dòng)器在接受到開(kāi)關(guān)信號(hào)sig.x（=H, L）后，向SiC MOSFET柵極提供正驅(qū)動(dòng)電壓cc.x和負(fù)驅(qū)動(dòng)電壓ee.x實(shí)現(xiàn)器件的開(kāi)通和關(guān)斷。on.x為柵極開(kāi)通電阻，off.x為柵極關(guān)斷電阻，s為等效雜散電感，DC為母線電壓，負(fù)載電感l(wèi)oad與VTL并聯(lián)。gs.x、gd.x、ds.x為器件的結(jié)電容。

圖1 SiC MOSFET串聯(lián)短路故障電路原理

串聯(lián)短路故障的測(cè)試原理為：首先在0時(shí)刻，sig.H轉(zhuǎn)換為高電平，柵極驅(qū)動(dòng)開(kāi)通VTH，DC通過(guò)VTH向負(fù)載load充電，產(chǎn)生負(fù)載電流L。隨后在1時(shí)刻，sig.L轉(zhuǎn)換為高電平，驅(qū)動(dòng)開(kāi)通VTL，形成串聯(lián)短路。L的大小可通過(guò)改變0～1的時(shí)間間隔進(jìn)行調(diào)節(jié)，在極短的時(shí)間間隔內(nèi)L≈0A。最后在經(jīng)過(guò)設(shè)定好的短路時(shí)間后，同時(shí)關(guān)斷VTH與VTL。

理想情況下，VTH與VTL開(kāi)通時(shí)驅(qū)動(dòng)參數(shù)相同，即cc.H=cc.L，on.H=on.L，off.H=off.L。VTH與VTL的短路動(dòng)態(tài)過(guò)程由1時(shí)刻開(kāi)始，分為四個(gè)階段，串聯(lián)短路波形示意圖如圖2所示。

圖2 串聯(lián)短路波形示意圖

1）開(kāi)通延遲階段[1,2]

在1時(shí)刻，VTL的柵極電壓G.L開(kāi)始上升，VTH和VTL的工作狀態(tài)保持不變。此刻，VTH為正常導(dǎo)通狀態(tài)，柵極電壓G.H=cc，漏極電流DS.H=L≈0A。VTL為關(guān)斷狀態(tài)，漏源極電壓DS.L=DC，漏極電流DS.L=0A。

2）電流上升階段[2,3]

在2時(shí)刻，G.L上升至閾值電壓th，短路電流sh迅速上升，VTL的柵極電壓G.L表示為

式中，1.L為VTL柵極時(shí)間常數(shù)，1.L=on.Lgs.L。

在3時(shí)刻，G.L基本上升至cc，短路電流建立完畢。在電路理論上，該階段所建立的柵極電路模型為阻容串聯(lián)電路，其穩(wěn)定時(shí)間約為3倍的柵極時(shí)間常數(shù)，即

可以看出，在外加?xùn)艠O電阻和柵極電容不變的情況下，該階段時(shí)間保持不變。

短路電流的上升使得VTH的導(dǎo)通壓降上升，相應(yīng)的VTL漏源極電壓有所降低。受短路電流回路等效雜散電感s的影響，VTL出現(xiàn)電壓缺口DDS.L為

此外VTH導(dǎo)通壓降通過(guò)柵-漏極電容gd.H向柵極充電，導(dǎo)致柵極電壓G.H＞cc，形成柵極過(guò)電壓尖峰DG.H，即

式中，iss.H為VTH輸入電容，iss.H=gs.H+gd.H。

3）分壓階段[3,5]

在短路電流建立后，VTH與VTL形成串聯(lián)直通，母線電壓將由這兩個(gè)器件共同承擔(dān)，VTH與VTL出現(xiàn)動(dòng)態(tài)分壓現(xiàn)象。DS.H開(kāi)始快速上升，相應(yīng)地，DS.L開(kāi)始下降，在忽略結(jié)溫溫升的理想情況下，VTH與VTL在4時(shí)刻均分母線電壓，在動(dòng)態(tài)分壓的過(guò)程中，VTH的柵極通過(guò)on.H放電，最終柵極電壓尖峰DG.H消失，即

此外，在分壓過(guò)程中，VTH與VTL均承受高電壓，該階段漏極電流D.H和D.L表示為

式中，sh為短路電流；為溝道夾斷系數(shù)；ni為溝道載流子遷移速率；ch為溝道長(zhǎng)度；ch為溝道寬度；ox為柵氧化層等效電容。

然而在實(shí)際串聯(lián)短路現(xiàn)象中，VTH與VTL不同短路狀態(tài)下漏極電壓差異導(dǎo)致?lián)p耗上升速率不同。在損耗差異的影響下，VTH與VTL的結(jié)溫出現(xiàn)了偏差。飽和電流受到器件結(jié)溫差異的影響而發(fā)生變化，漏極電壓也發(fā)生動(dòng)態(tài)變化，分壓效果變得不穩(wěn)定。

4）關(guān)斷階段[5,6]

在5時(shí)刻將VTH與VTL同時(shí)關(guān)斷。短路電流sh立即下降，受雜散電感的影響，VTH與VTL的漏極電壓出現(xiàn)過(guò)電壓尖峰，理想狀態(tài)下，VTH過(guò)電壓尖峰pk.H與VTL過(guò)電壓尖峰pk.L一致，即

在6時(shí)刻G.H與G.L下降至閾值電壓th，短路電流降為0A。由于負(fù)載電感l(wèi)oad與VTL并聯(lián)，DS.H上升至全母線電壓。此刻VTH與VTL已經(jīng)處于關(guān)斷狀態(tài)，漏極電壓的變化速率取決于負(fù)載電感的大小，即負(fù)載電感越大，漏極電壓變化越緩。

2 SiC MOSFET串聯(lián)短路分壓特性影響因素分析

本節(jié)將分析負(fù)載電流、驅(qū)動(dòng)電壓以及結(jié)溫溫升對(duì)串聯(lián)短路分壓特性的影響，建立器件分壓模型，并進(jìn)行仿真分析。

2.1 負(fù)載電流IL的分壓影響

串聯(lián)短路時(shí)負(fù)載電流的存在使得流過(guò)VTH與VTL的漏極電流D.H和D.L不相等。在測(cè)試中為了產(chǎn)生正、反向的負(fù)載電流L，需要對(duì)VTH與VTL的開(kāi)關(guān)脈沖進(jìn)行調(diào)整，形成正、反向負(fù)載電流的開(kāi)關(guān)時(shí)序如圖3所示。時(shí)序脈沖形成的短路電流sh與負(fù)載電流L路徑如圖4所示。

圖3 形成正、反向負(fù)載電流的開(kāi)關(guān)時(shí)序

圖4 短路電流Ish與負(fù)載電流IL路徑

在圖3a所示的時(shí)序脈沖一中，延長(zhǎng)0～1的時(shí)間使L上升，并從半橋中性端流出，設(shè)為正向電流。當(dāng)L達(dá)到預(yù)定值后，再將VTL開(kāi)通。在圖3b所示的時(shí)序脈沖二中，需要將負(fù)載電感與VTH并聯(lián)，如圖4b所示。首先將VTL開(kāi)通，母線電壓向負(fù)載充電，L流入半橋中性端，設(shè)為反向電流。同樣延長(zhǎng)0～1的時(shí)間，當(dāng)負(fù)載電流達(dá)到預(yù)定值后，將VTL關(guān)斷，隨后將VTH開(kāi)通，當(dāng)VTH完全導(dǎo)通后，在1時(shí)刻，將VTL再次開(kāi)通。有負(fù)載電流時(shí)VTH和VTL的輸出特性如圖5所示。

圖5 有負(fù)載電流時(shí)VTH和VTL的輸出特性

由于負(fù)載電感過(guò)高，在極短的短路過(guò)程中負(fù)載電流基本保持不變。負(fù)載電流的存在使得VTH與VTL漏極電流不同，D.H和D.L的關(guān)系為

由式（6）和式（8）計(jì)算VTH與VTL分壓穩(wěn)定后DS.H與DS.L分別為

其中

由式（9）可知，當(dāng)L=0A時(shí)，DS.H=DS.L=0.5DC，即VTH與VTL均分母線電壓；當(dāng)L＞0A時(shí)，DS.H＞DS.L，即VTH承受更多的母線電壓；而當(dāng)L＜0A時(shí)，分壓情況正好相反。其分壓特性表現(xiàn)在SiC MOSFET輸出特性時(shí)如圖5a所示，在相同的柵極電壓下，漏極電流大的器件分擔(dān)更多的母線電壓，導(dǎo)致VTH與VTL無(wú)法均壓。隨著L的增大，不均壓程度惡化。

正、反向負(fù)載電流對(duì)串聯(lián)短路影響仿真波形如圖6所示。正向負(fù)載電流下SiC MOSFET串聯(lián)短路仿真波形如圖6a所示，L依次為40A、80A、160A和240A。在電流上升階段，VTL驅(qū)動(dòng)參數(shù)不變，D.L上升速率不受影響。在分壓階段，D.L隨負(fù)載電流的增加而下降至sh-L，D.H基本保持sh不變，由于VTH承擔(dān)更多的母線電壓，DS.H由導(dǎo)通壓降上升至高于半母線電壓的過(guò)程中與DS.L出現(xiàn)交叉，交叉點(diǎn)位于半母線電壓處。在關(guān)斷過(guò)程中，隨著G.H的降低，由于D.H＞D.L，VTL柵極電壓G.L下降速率快于VTH柵極電壓G.H。由圖5b可知，在電流下降過(guò)程中，VTH承擔(dān)更高的電壓尖峰。需要注意的是，當(dāng)負(fù)載電流較大時(shí)，VTH過(guò)電壓尖峰會(huì)超過(guò)母線電壓，較大雜散電感下，增加了VTH過(guò)電壓擊穿的風(fēng)險(xiǎn)。

圖6 正、反向負(fù)載電流對(duì)串聯(lián)短路影響仿真波形

當(dāng)L為反向電流時(shí)，VTH與VTL的分壓效果與正向電流時(shí)相反，如圖6b所示。L分別為-40A，-80A，-160A和-240A。在電流上升階段，D.L上升至sh后保持穩(wěn)定，D.H則上升至sh-L。在進(jìn)入分壓階段，由于D.L＞D.H，VTL分擔(dān)更多的母線電壓，因而VTH與VTL漏極電壓無(wú)交叉點(diǎn)。在關(guān)斷過(guò)程中，G.L下降速率慢于G.H，VTL承受更高的電壓尖峰，因而在較大雜散電感下，會(huì)增加VTL過(guò)電壓擊穿的風(fēng)險(xiǎn)。

分壓階段DS.H和DS.L受負(fù)載電流影響曲線如圖7所示。變化趨勢(shì)呈雙曲正切函數(shù)，擬合曲線可設(shè)為

式中，1～4為擬合系數(shù)，在本文仿真條件下，1= 135，2=0.006，3=80，4=0.02。

設(shè)VTH與VTL的漏極電壓差DDS為

則DVDS隨負(fù)載電流IL的變化速率為

圖7所示的DDS的變化表明，在發(fā)生串聯(lián)短路時(shí)，VTH與VTL的分壓特性對(duì)負(fù)載電流的敏感度較高。

在功率變換系統(tǒng)中，由于負(fù)載電流多為正弦變化，當(dāng)發(fā)生串聯(lián)短路時(shí)，VTH與VTL無(wú)法均壓，其中一個(gè)器件會(huì)分擔(dān)更多的母線電壓，在負(fù)載電流過(guò)高時(shí)，該器件將承受絕大部分母線電壓。

2.2 驅(qū)動(dòng)電壓Vcc.x的分壓影響

SiC MOSFET的飽和電流由柵極電壓決定，因而在驅(qū)動(dòng)電壓降低時(shí)，短路電流隨之減小。當(dāng)VTH與VTL出現(xiàn)驅(qū)動(dòng)電壓差異時(shí)，同樣會(huì)影響串聯(lián)短路分壓特性。將式（6）中的G.x分別用cc.H和cc.L代替，計(jì)算出VTH與VTL的漏極電壓分別為

其中

由式（13）可知，當(dāng)同時(shí)降低VTH與VTL驅(qū)動(dòng)電壓并保證驅(qū)動(dòng)電壓一致時(shí)，=1，DS.H=DS.L= 0.5DC；當(dāng)僅降低cc.H時(shí)，＜1，DS.H分擔(dān)更多的母線電壓；而僅降低cc.L時(shí)，＞1，DS.L分擔(dān)更多的母線電壓。

驅(qū)動(dòng)電壓變化下VTH與VTL輸出特性如圖8所示，在驅(qū)動(dòng)電壓cc下降時(shí)，由圖8a可知，sh會(huì)隨之降低，但因cc.H=cc.L，VTH與VTL仍會(huì)保持均壓狀態(tài)。當(dāng)VTH與VTL驅(qū)動(dòng)電壓不一致時(shí)，由圖8b可知，柵極電壓較小的器件決定了sh的大小，并分擔(dān)較多的母線電壓。隨著驅(qū)動(dòng)電壓差DG（DG=G.H-G.L）的增大，VTH與VTL不均壓程度將惡化。

圖9為驅(qū)動(dòng)電壓cc對(duì)串聯(lián)短路影響仿真波形。cc依次設(shè)為18V、16V、14V和12V。由于VTL的柵極時(shí)間常數(shù)不變，cc的減小不會(huì)影響電流上升階段的時(shí)長(zhǎng)，但因柵極電壓上升減緩，漏極電流與電壓變化速率降低。sh上升速率的減小，使得雜散電感s的感應(yīng)電動(dòng)勢(shì)與VTH導(dǎo)通壓降下降，VTL的電壓缺口有所減小。在分壓階段，漏極電壓變化速率的減緩，導(dǎo)致VTH與VTL達(dá)到半母線電壓的時(shí)刻向后推遲。在分壓結(jié)束后，VTH與VTL仍會(huì)保持均壓狀態(tài)，但若驅(qū)動(dòng)電壓過(guò)低，即當(dāng)cc=12V或10V時(shí)，分壓完成時(shí)刻超過(guò)短路時(shí)間，VTH與VTL還沒(méi)有完成分壓，短路便已結(jié)束。

圖9 驅(qū)動(dòng)電壓Vcc對(duì)串聯(lián)短路影響仿真波形

cc.H與cc.L對(duì)串聯(lián)短路影響仿真波形如圖10所示。cc.H依次設(shè)為18V和16V，cc.L保持為20V。由于cc.H＜cc.L，sh受到cc.H的抑制而減小。在電流上升階段，VTH柵極過(guò)電壓尖峰暫時(shí)提高了最大飽和電流，形成短路電流尖峰，隨后在分壓階段，短路電流迅速下降，VTH將分擔(dān)更多的母線電壓，導(dǎo)致VTH與VTL的漏極電壓出現(xiàn)交叉。此外在關(guān)斷過(guò)程中，VTH將承受過(guò)高的過(guò)電壓尖峰，甚至超過(guò)了母線電壓，在高雜散電感下增加了VTH過(guò)電壓擊穿的風(fēng)險(xiǎn)。

圖10 Vcc.H與Vcc.L對(duì)串聯(lián)短路影響仿真波形

降低驅(qū)動(dòng)電壓cc.L至18V和16V，cc.H保持為20V時(shí)，sh受cc.L的抑制，其分壓特性與降低cc.H時(shí)正好相反。由于cc.L＜cc.H，VTL將始終分擔(dān)較多的母線電壓，因而VTH與VTL漏極電壓無(wú)交叉點(diǎn)。同樣在關(guān)斷過(guò)程中，VTL產(chǎn)生過(guò)高的過(guò)電壓尖峰，在高雜散電感下增加了VTL過(guò)電壓擊穿的風(fēng)險(xiǎn)。

VTH與VTL的漏極電壓隨驅(qū)動(dòng)電壓差DG的變化曲線如圖11所示，DS.H和DS.L與DG呈雙曲線函數(shù)關(guān)系，其擬合曲線設(shè)為

式中，5～8為擬合系數(shù)，在本文仿真條件下，5= 146，6=0.4，7=142，8=2.8。

VTH與VTL漏極電壓差DDS隨柵極電壓差DG的變化速率表示為

圖11 驅(qū)動(dòng)電壓差DVG與VDS.x關(guān)系曲線

隨著DG的增大，DDS增加幅度逐漸減小。同時(shí)在DG較小的情況下，DG略微增加都會(huì)導(dǎo)致VTH與VTL嚴(yán)重的分壓不均。該曲線說(shuō)明串聯(lián)短路時(shí)VTH和VTL的分壓特性對(duì)驅(qū)動(dòng)電壓差有較高的敏 感度。

2.3 結(jié)溫Tj的分壓影響

上述分析在不考慮結(jié)溫溫升的理想條件下進(jìn)行，有利于展現(xiàn)電路參數(shù)對(duì)串聯(lián)短路分壓特性的影響。然而實(shí)際串聯(lián)短路過(guò)程中，高電壓大電流產(chǎn)生的耗散功率在數(shù)ms內(nèi)全部加在芯片上，導(dǎo)致結(jié)溫j迅速上升，改變器件的工作特性。溫度影響短路特性的主要因素為閾值電壓th和溝道遷移率ni的溫度相關(guān)性。閾值電壓th的表達(dá)式為

式中，F(xiàn)B為平帶電壓；0為常數(shù)，由半導(dǎo)體中摻雜質(zhì)量分?jǐn)?shù)和氧化層厚度決定；F為費(fèi)米勢(shì)，是半導(dǎo)體禁帶中間能級(jí)和費(fèi)米能級(jí)之間的電勢(shì)差，隨著溫度的升高，費(fèi)米能級(jí)逐漸向禁帶中線靠攏，導(dǎo)致形成反型層所需能帶彎曲表面勢(shì)2F降低，因而th具有負(fù)溫度特性。

對(duì)于N型SiC MOSFET，溝道自由電子在運(yùn)輸過(guò)程中受到體晶格散射、聲光子散射、表面粗糙度散射和庫(kù)倫散射的影響[12]，形成四種不同的載流子遷移率。其中庫(kù)倫散射形成的載流子遷移率具有正溫度系數(shù)，聲子散射形成的載流子遷移率具有負(fù)溫度系數(shù)。在短路初期，j較低，溝道載流子遷移率主要受庫(kù)倫散射的影響。由式（6）可知，低溫下ni與th的溫度效應(yīng)共同導(dǎo)致短路電流增大，此時(shí)SiC MOSFET呈正溫度特性。隨著j的繼續(xù)上升，聲子散射所占的比重增加，弱化了庫(kù)倫散射正溫度效應(yīng)，短路電流上升幅度減小甚至開(kāi)始下降，SiC MOSFET轉(zhuǎn)為負(fù)溫度特性。

由圖12所示的正、負(fù)溫度效應(yīng)下輸出特性曲線可知，當(dāng)器件呈正溫度特性時(shí)，sh由結(jié)溫較低的器件決定，該器件承受較高的母線電壓，但隨著VTH與VTL結(jié)溫同時(shí)上升，器件分壓不均程度減弱。當(dāng)器件呈負(fù)溫度特性時(shí)，sh由結(jié)溫較高的器件決定，該器件承受較高的母線電壓，且隨著器件結(jié)溫的上升，器件分壓不均程度惡化。

圖12 正、負(fù)溫度效應(yīng)下輸出特性曲線（Tj1＜Tj2＜Tj3＜Tj4＜Tj5＜Tj6

結(jié)溫j對(duì)串聯(lián)短路影響仿真波形如圖13所示，在電流上升階段，受漏極電壓的主要影響，VTH與VTL的結(jié)溫出現(xiàn)偏差，使得器件載流子遷移速率不同。在結(jié)溫較低時(shí)，sh呈正溫度系數(shù)。由于電流上升階段VTL承受絕大部分母線電壓，VTH的結(jié)溫j.H小于VTL的結(jié)溫j.L，因而短路電流由VTH決定。在進(jìn)入分壓階段，由于j.H＜j.L，VTL承擔(dān)較少的母線電壓，VTH與VTL漏極電壓到達(dá)交叉點(diǎn)后，DS.L將繼續(xù)下降。隨后，由于DS.L＜DS.H，VTH與VTL的結(jié)溫差Dj（Dj=|j.H-j.L|）開(kāi)始縮小，DS.H與DS.L在達(dá)到波峰或波谷之后向半母線電壓合攏。

隨著短路時(shí)間的推移，當(dāng)結(jié)溫較高時(shí)，sh逐漸趨向于負(fù)溫度特性，短路電流隨著溫升由上升轉(zhuǎn)為下降狀態(tài)，VTH與VTL的漏極電壓發(fā)生反向變化，仿真中DS.H上升，DS.L逐漸減小，進(jìn)一步擴(kuò)大了器件的結(jié)溫差。若短路時(shí)間繼續(xù)增加，DS.H承受大部分母線電壓，且因結(jié)溫過(guò)高產(chǎn)生的泄漏電流對(duì)器件造成嚴(yán)重的損傷。

圖13 結(jié)溫Tj對(duì)串聯(lián)短路影響仿真波形

3 SiC MOSFET串聯(lián)短路耐受水平分析

在研究SiC MOSFET單器件的短路特性時(shí)，由于待測(cè)器件承受全母線電壓，大短路電流下，結(jié)溫極速上升，待測(cè)器件在極短的時(shí)間內(nèi)達(dá)到臨界溫度，表現(xiàn)出低短路耐受水平。相對(duì)于SiC MOSFET串聯(lián)短路特性，由第2節(jié)的分析可知，VTH與VTL敏感的分壓特性會(huì)使串聯(lián)短路損耗被分解，減緩了結(jié)溫溫升。由于在不同初始條件即負(fù)載電流或驅(qū)動(dòng)電壓下，串聯(lián)器件的動(dòng)態(tài)分壓變化較大，導(dǎo)致短路耐受水平呈現(xiàn)出不固定性。通常當(dāng)短路器件結(jié)溫上升至1 000℃左右時(shí)可能對(duì)該器件造成損傷[22]，因而本文以j=1 000℃為結(jié)溫節(jié)點(diǎn)作為評(píng)價(jià)短路耐受水平參考值，在不同初始條件下，k為VTH與VTL上升至該節(jié)點(diǎn)的短路時(shí)間，初始條件對(duì)串聯(lián)短路器件耐受水平影響如圖14所示。

受短路電流負(fù)溫度特性的影響，VTH與VTL僅有其中一個(gè)能夠達(dá)到該結(jié)溫節(jié)點(diǎn)。在L=0A，cc.H=cc.L=20V的條件下，VTH達(dá)到了該結(jié)溫，短路時(shí)間為15.2ms，高于相同驅(qū)動(dòng)條件下單器件短路仿真結(jié)果的9.6ms，主要原因在于短路初期VTH與VTL較好的均壓效果減緩了結(jié)溫的溫升，從而提高了器件的短路耐受時(shí)間。在圖14a中，隨著負(fù)載電流正向增加，短路時(shí)間有所減小，在L=80A時(shí)，k降至12.4ms。而當(dāng)負(fù)載電流為反向電流時(shí)，結(jié)溫節(jié)點(diǎn)轉(zhuǎn)移至VTL，短路時(shí)間同樣隨著負(fù)載電流反向增加而減小，在L=-80A時(shí)，k降至11.2ms。當(dāng)改變驅(qū)動(dòng)電壓時(shí)，在圖14b中，結(jié)溫節(jié)點(diǎn)出現(xiàn)在驅(qū)動(dòng)電壓較小的器件上。當(dāng)VTL與VTH驅(qū)動(dòng)電壓差|DG|＜1V時(shí)，短路前期均壓效果變差導(dǎo)致k有所降低，而隨著|DG|持續(xù)增大，短路電流大幅降低，k反向上升。與圖中實(shí)線所示單器件驅(qū)動(dòng)電壓降低的短路仿真結(jié)果相比，串聯(lián)器件的短路時(shí)間仍然較長(zhǎng)，主要原因在于，驅(qū)動(dòng)電壓較高的器件承受數(shù)十伏的導(dǎo)通電壓，在一定程度上分擔(dān)了短路損耗。

圖14 初始條件對(duì)串聯(lián)短路器件耐受水平影響

4 實(shí)驗(yàn)驗(yàn)證

搭建SiC MOSFET串聯(lián)短路實(shí)驗(yàn)平臺(tái)如圖15所示，采用SiC MOSFET半橋模塊BSM080D12P2C008為實(shí)驗(yàn)對(duì)象，實(shí)驗(yàn)初始條件為cc.x=20V，ee.x=-5V，on.x=10W，off.x=20W，DC=600V，load=300mH。

圖15 SiC MOSFET串聯(lián)短路實(shí)驗(yàn)平臺(tái)

為了保護(hù)SiC MOSFET模塊不被損壞且可重復(fù)使用，將短路檢測(cè)時(shí)間設(shè)置為2ms。利用FPGA脈沖分配板產(chǎn)生時(shí)序脈沖控制SiC MOSFET的開(kāi)通與關(guān)斷。SiC MOSFET串聯(lián)短路實(shí)驗(yàn)波形如圖16所示。短路電流上升至680A后進(jìn)入分壓階段，受VTH與VTL正溫度特性影響，短路電流隨著短路持續(xù)時(shí)間的增加而緩慢上升。在短路初期DS.L＞DS.H，VTL短路損耗S.L上升速率較高。在短路故障發(fā)生約1ms時(shí)，DS.H與DS.L出現(xiàn)交叉點(diǎn)，隨后DS.L＜DS.H，S.L上升速率將小于VTH短路損耗S.H上升速率，結(jié)溫溫差逐漸縮小。在短路故障發(fā)生1.4ms時(shí)，DS.L降到波谷240V，相應(yīng)地，DS.H上升至波峰360V。由于結(jié)溫差的縮小，VTH與VTL的漏極電壓開(kāi)始朝半母線電壓合攏。最終在關(guān)斷后，S.H和S.L分別為430mJ和490mJ。

圖16 SiC MOSFET串聯(lián)短路實(shí)驗(yàn)波形

在短路運(yùn)行過(guò)程中，器件很難通過(guò)實(shí)驗(yàn)直接測(cè)得結(jié)溫的瞬態(tài)變化。為了分析串聯(lián)短路器件結(jié)溫溫升特性，采用文獻(xiàn)[22]的基于傳熱學(xué)非穩(wěn)態(tài)熱傳導(dǎo)原理，建立關(guān)于SiC MOSFET芯片的熱電模型。通過(guò)熱電模型的計(jì)算，VTH與VTL內(nèi)部結(jié)構(gòu)縱向結(jié)溫分布如圖17所示，圖中，為SiC MOSFET耗盡層縱向分布，參考零點(diǎn)為P基區(qū)與N-漂移區(qū)的PN結(jié)，P基區(qū)耗盡層距離零點(diǎn)為負(fù)值，N-漂移區(qū)耗盡層距離零點(diǎn)為正值。整個(gè)短路期間，待測(cè)器件的溫度分布非常集中，溫度最高值一直處于PN結(jié)附近，此處電場(chǎng)強(qiáng)度最大，對(duì)應(yīng)的熱激勵(lì)密度最高，因而將該處的溫度作為待測(cè)器件的結(jié)溫。隨著的增加，器件溫度急劇下降，當(dāng)＞60mm時(shí)，熱傳導(dǎo)過(guò)程幾乎可以忽略。

圖17 內(nèi)部結(jié)構(gòu)縱向結(jié)溫分布

VTH與VTL計(jì)算結(jié)溫隨時(shí)間的變化曲線如圖18所示。在器件關(guān)斷后，j.H和j.L分別為324℃和378℃，結(jié)溫差Dj=54℃。相對(duì)于對(duì)單個(gè)功率器件的短路實(shí)驗(yàn)，VTH和VTL的分壓特性大幅降低了器件的結(jié)溫溫升，因而在常規(guī)的短路保護(hù)時(shí)間內(nèi)器件受到的短路沖擊大幅減小。

圖18 VTH和VTL的計(jì)算結(jié)溫溫升

4.1 負(fù)載電流IL的實(shí)驗(yàn)影響

正向負(fù)載電流L對(duì)串聯(lián)短路影響的實(shí)驗(yàn)波形如圖19所示，實(shí)驗(yàn)選取負(fù)載電流絕對(duì)值為40A和80A。與圖16的L=0A進(jìn)行比較，當(dāng)負(fù)載為正向電流時(shí)，VTH承擔(dān)更多的母線電壓，與理論分析一致。在分壓過(guò)程中，DS.L的下降導(dǎo)致S.L上升速率減小，相應(yīng)地，S.H上升速率增大。當(dāng)L=40A時(shí)，S.L降低至473mJ，略小于S.H的505mJ，此時(shí)DS很小。正向負(fù)載電流L對(duì)串聯(lián)短路結(jié)溫影響計(jì)算波形如圖20所示。從圖20可知，VTH與VTL的結(jié)溫差Dj較小，在關(guān)斷時(shí)刻j.H與j.L分別為382℃和364℃。而當(dāng)L=80A時(shí)，S.L進(jìn)一步降低至431mJ，S.H則上升至533mJ，導(dǎo)致Dj增大，由圖20可得，在關(guān)斷時(shí)刻j.H與j.L分別為407℃和322℃，Dj上升至85℃。

圖19 正向負(fù)載電流IL對(duì)串聯(lián)短路影響的實(shí)驗(yàn)波形

圖20 正向負(fù)載電流IL對(duì)串聯(lián)短路結(jié)溫影響計(jì)算波形

當(dāng)負(fù)載流過(guò)反向電流時(shí)，反向負(fù)載電流對(duì)串聯(lián)短路影響的實(shí)驗(yàn)波形如圖21所示，VTH與VTL漏極電壓變化幅度減小，因而無(wú)交叉點(diǎn)，與理論分析一致。由于VTL的漏極電壓與漏極電流都高于VTH，導(dǎo)致S.L上升速率始終高于S.H。當(dāng)L=-40A時(shí)，S.L增大至583mJ，則S.H減小至372mJ，DS大幅增加。反向負(fù)載電流L對(duì)串聯(lián)短路結(jié)溫影響的計(jì)算波形如圖22所示。從圖22可知，在關(guān)斷時(shí)刻j.H與j.L分別為304℃和435℃，Dj增大至131℃。當(dāng)L=-80A時(shí)，S.L進(jìn)一步上升至610mJ，S.H減小至290mJ，在圖22中，j.L上升至472℃，j.H下降至276℃，Dj進(jìn)一步增大至204℃。

由上述分析可以看出，反向負(fù)載電流導(dǎo)致VTH與VTL損耗不均恒性要比正向負(fù)載電流嚴(yán)重，且VTL的結(jié)溫遠(yuǎn)高于VTH，VTL因結(jié)溫過(guò)高，短路耐受能力將大幅減弱。

圖21 反向負(fù)載電流對(duì)串聯(lián)短路影響的實(shí)驗(yàn)波形

圖22 反向負(fù)載電流IL對(duì)串聯(lián)短路結(jié)溫影響的計(jì)算波形

4.2 驅(qū)動(dòng)電壓Vcc的實(shí)驗(yàn)影響

圖23為同時(shí)降低VTH與VTL驅(qū)動(dòng)電壓cc的實(shí)驗(yàn)波形。選取cc為18V和15V進(jìn)行實(shí)驗(yàn)。與圖16的cc=20V進(jìn)行比較，驅(qū)動(dòng)電壓的下降使得短路電流明顯減小。當(dāng)cc=18V時(shí)，短路電流sh下降了約100A。sh上升速率降低導(dǎo)致VTL電壓缺口和VTH導(dǎo)通壓降減小，在電流上升階段，S.L上升速率有所提高。而在分壓階段，由于sh的減小，VTH與VTL損耗上升速率減緩，S.H和S.L的損耗分別下降至365mJ和412mJ。當(dāng)cc=15V時(shí)，sh下降了約360A，S.H和S.L大幅降低至171mJ和213mJ。驅(qū)動(dòng)電壓cc對(duì)串聯(lián)短路結(jié)溫影響的計(jì)算波形如圖24所示。由圖24可以看出，短路電流的大幅下降，導(dǎo)致了VTH與VTL的結(jié)溫溫升大幅降低，當(dāng)cc=18V時(shí)，j.H與j.L分別下降至293℃和315℃；當(dāng)cc=15V時(shí)，j.H與j.L的結(jié)溫進(jìn)一步降至156℃和172℃。且Dj在逐漸減小。

若VTH與VTL驅(qū)動(dòng)電壓不同，首先降低VTH驅(qū)動(dòng)電壓cc.H，選取cc.H為18V和15V，驅(qū)動(dòng)電壓cc.H對(duì)串聯(lián)短路影響的實(shí)驗(yàn)波形如圖25所示。與圖16的cc.H=20V進(jìn)行比較，cc.H的降低使VTH與VTL漏極電壓變化幅度大幅增加。當(dāng)cc.H=18V時(shí)，sh以及DS.L的下降，使得S.L大幅下降至330mJ。S.H則由于DS.H的上升與sh的下降相互抵消而略微上升至450mJ。當(dāng)cc.H=15V時(shí)，VTH承受了絕大部分母線電壓，在短路電流大幅減小的影響下，S.L極小，S.H則下降至380mJ。若進(jìn)一步降低cc.H，S.H將因短路電流的下降進(jìn)一步降低，而S.L的變化忽略不計(jì)。通過(guò)熱電模型計(jì)算的驅(qū)動(dòng)電壓cc.H對(duì)串聯(lián)短路結(jié)溫影響的計(jì)算波形如圖26所示。sh和DS.L的降低導(dǎo)致j.L大幅下降，當(dāng)cc.H=18V時(shí)，j.H略微上升至354℃，在進(jìn)入分壓階段后，j.L上升速率明顯變緩，最終降為242℃，Dj增大至112℃。當(dāng)cc.H=15V時(shí)，由于短路電流的大幅下降，j.H下降至301℃，而j.L在電流上升階段略微升高后，在進(jìn)入分壓階段，由于漏極電壓急速下降，結(jié)溫上升非常緩慢，并受溫度傳導(dǎo)特性的影響開(kāi)始緩慢下降，最終j.L降至約50℃，Dj進(jìn)一步增大至287℃。

圖23 驅(qū)動(dòng)電壓Vcc對(duì)串聯(lián)短路影響的實(shí)驗(yàn)波形

圖24 驅(qū)動(dòng)電壓Vcc對(duì)串聯(lián)短路結(jié)溫影響的計(jì)算波形

當(dāng)僅降低VTL驅(qū)動(dòng)電壓cc.L時(shí)，驅(qū)動(dòng)電壓cc.L對(duì)串聯(lián)短路影響的實(shí)驗(yàn)波形如圖27所示。選取cc.L為18V和15V進(jìn)行實(shí)驗(yàn)。與圖16的cc.L=20V進(jìn)行比較，由于VTL開(kāi)通速率減緩，VTH與VTL的分壓過(guò)程變得十分緩慢，VTL承受了較多的母線電壓，增大了器件的損耗差。當(dāng)cc.L=18V時(shí)，短路電流的下降以及VTH分壓的減小使得S.H的損耗大幅下降至240mJ，VTL則因漏極電壓的上升而增加至550mJ。當(dāng)cc.L=15V時(shí)，VTL幾乎承受了全部的母線電壓，由于短路電流大幅減小，S.L下降至380mJ，S.H的變化忽略不計(jì)。VTH與VTL的結(jié)溫溫升如圖28所示。cc.L的降低大幅減小了VTH的結(jié)溫，當(dāng)cc.L=18V時(shí)，j.L上升至417℃，j.H上升速率明顯變緩，最終結(jié)溫降為259℃，Dj增大至158℃。當(dāng)cc.L=15V時(shí)，j.L下降至297℃，而j.H溫升忽略不計(jì)。

圖25 驅(qū)動(dòng)電壓Vcc.H對(duì)串聯(lián)短路影響的實(shí)驗(yàn)波形

圖26 驅(qū)動(dòng)電壓Vcc.H對(duì)串聯(lián)短路結(jié)溫影響的計(jì)算波形

圖27 驅(qū)動(dòng)電壓Vcc.L對(duì)串聯(lián)短路影響的實(shí)驗(yàn)波形

圖28 驅(qū)動(dòng)電壓Vcc.L對(duì)串聯(lián)短路結(jié)溫影響的計(jì)算波形

由上述分析可以看出，驅(qū)動(dòng)電壓差的增大，會(huì)加劇器件結(jié)溫不平衡分布，但短路電流的降低減小了短路損耗與結(jié)溫溫升，降低了短路故障對(duì)器件的沖擊。

5 結(jié)論

本文以SiC MOSFET半橋模塊為研究對(duì)象，對(duì)發(fā)生串聯(lián)短路時(shí)SiC MOSFET的分壓特性進(jìn)行詳細(xì)分析。區(qū)別于單一器件短路時(shí)承受全母線電壓，串聯(lián)短路時(shí)上、下橋臂器件共同分擔(dān)母線電壓。建立串聯(lián)短路分壓模型，結(jié)合仿真詳細(xì)分析負(fù)載電流、驅(qū)動(dòng)電壓和結(jié)溫溫升對(duì)短路分壓特性的影響，結(jié)合實(shí)驗(yàn)分析電路參數(shù)對(duì)短路器件損耗與結(jié)溫的影響。理論分析、仿真和實(shí)驗(yàn)結(jié)果表明，器件串聯(lián)短路特性尤其是分壓特性極易受外部電路參數(shù)的影響，反向負(fù)載電流、驅(qū)動(dòng)電壓差的增加會(huì)造成上、下橋臂器件結(jié)溫不平衡，影響器件的可靠性。

[1] 周林, 李寒江, 解寶, 等. SiC MOSFET的Saber建模及其在光伏并網(wǎng)逆變器中的應(yīng)用和分析[J]. 電工技術(shù)學(xué)報(bào), 2019, 34(20): 4251-4263.

Zhou Lin, Li Hanjiang, Xie Bao, et al. Saber modeling of SiC MOSFET and its application and analysis in photovoltaic grid-connected inverter[J]. Transactions of China Electrotechnical Society, 2019, 34(20): 4251-4263.

[2] She Xu, Huang A Q, óscar L, et al. Review of silicon carbide power devices and their applications[J]. IEEE Transactions on Industrial Electronics, 2017, 64(10): 8193-8205.

[3] 盛況, 郭清, 張軍明, 等.碳化硅電力電子器件在電力系統(tǒng)的應(yīng)用展望[J]. 中國(guó)電機(jī)工程學(xué)報(bào), 2012, 32(30): 1-7.

Sheng Kuang, Guo Qing, Zhang Junming, et al. Development and prospect of SiC power devices in power grid[J]. Proceedings of the CSEE, 2012, 32(30): 1-7.

[4] Laird I, Yuan Xibo, Scoltock J, et al. A design optimization tool for maximizing the power density of 3-phase DC-AC converters using silicon carbide (SiC) devices[J]. IEEE Transactions on Power Electronics, 2019, 33(4): 2913-2932.

[5] 莊桂元, 張興, 劉威, 等. 帶飛跨電容的三電平拓?fù)渲蠸iC MOSFET過(guò)電壓與過(guò)電流保護(hù)[J]. 電工技術(shù)學(xué)報(bào), 2021, 36(2): 341-351.

Zhuang Guiyuan, Zhang Xing, Liu Wei, et al. Over- voltage and overcurrent protection of SiC MOSFET in three-level topology with flying capacitor[J]. Transa- ctions of China Electrotechnical Society, 2021, 36(2): 341-351.

[6] 陳杰, 鄧二平, 趙子軒, 等. 不同老化試驗(yàn)方法下SiC MOSFET失效機(jī)理分析[J]. 電工技術(shù)學(xué)報(bào), 2020, 35(24): 5105-5114.

Chen Jie, Deng Erping, Zhao Zixuan, et al. Failure mechanism analysis of SiC MOSFET under different aging test methods[J]. Transactions of China Electro- technical Society, 2020, 35(24): 5105-5114.

[7] 王莉娜, 馬浩博, 袁愷, 等. SiC MOSFET半橋電路開(kāi)關(guān)瞬態(tài)過(guò)電流、過(guò)電壓建模與影響因素分析[J]. 電工技術(shù)學(xué)報(bào), 2020, 35(17): 3652-3665.

Wang Lina, Ma Haobo, Yuan Kai, et al. Modeling and influencing factor analysis of SiC MOSFET half- bridge circuit switching transient overcurrent and overvoltage[J]. Transactions of China Electrotechnical Society, 2020, 35(17): 3652-3665.

[8] 李輝, 黃樟堅(jiān), 廖興林, 等. 一種抑制SiC MOSFET橋臂串?dāng)_的改進(jìn)門(mén)極驅(qū)動(dòng)設(shè)計(jì)[J]. 電工技術(shù)學(xué)報(bào), 2019, 34(2): 275-285.

Li Hui, Huang Zhangjian, Liao Xinglin, et al. An improved SiC MOSFET gate driver design for crosstalk suppression in a phase-leg configuration[J]. Transactions of China Electrotechnical Society, 2019, 34(2): 275-285.

[9] Zhou Xintian, Su Hongyuan, Wang Yan. Investiga- tions on the degradation of 1.2kV 4H-SiC MOSFETs under repetitive short-circuit tests[J]. IEEE Transa- ctions on Electronic Devices, 2016, 63(11): 4346- 4351.

[10] Reigosa P D, Luo Haoze, Francesco I. Implications of ageing through power cycling on the short circuit robustness of 1.2kV SiC MOSFETs[J]. IEEE Transa- ctions on Power Electronics, 2019, 34(11): 11182- 11190.

[11] Nguyen T, Ahmed A, Thang T V, et al. Gate oxide reliability issues of SiC MOSFETs under short-circuit operation[J]. IEEE Transactions on Power Electronics, 2015, 30(5): 2445-2455.

[12] Zhou Yuming, Liu Hangzhi, Mu Shilu, et al. Short- circuit failure model of SiC MOSFET including the interface trapped charges[J]. IEEE Journal of Emerging and Selected Topics in Power Electronics, 2020, 8(1): 90-98.

[13] Sun Jiahui, Wei Jin, Zheng Zheyang, et al. Short circuit capability and short sircuit inducedthinstabi- lity of a 1.2kV SiC power MOSFET[J]. IEEE Journal of Emerging and Selected Topics in Power Elec- tronics, 2019, 7(3): 1539-1546.

[14] Ji Shiqi, Marko L, Huang Xingxuan, et al. Short circuit characterization and protection of 10kV SiC MOSFET[J]. IEEE Transactions on Power Electronics, 2019, 34(2): 1755-1767.

[15] 吳海富, 張建忠, 趙進(jìn), 等. SiC MOSFET短路檢測(cè)與保護(hù)研究綜述[J]. 電工技術(shù)學(xué)報(bào), 2019, 34(21): 4519-4528.

Wu Haifu, Zhang Jianzhong, Zhao Jin, et al. Review of short-circuit detection and protection of silicon carbide MOSFETs[J]. Transactions of China Electro- technical Society, 2019, 34(21): 4519-4528.

[16] 王占擴(kuò), 童朝南, 黃偉超. SiC MOSFET短路特性及過(guò)流保護(hù)研究[J]. 中國(guó)電機(jī)工程學(xué)報(bào), 2020, 40(18): 5751-5760.

Wang Zhankuo, Tong Chaonan, Huang Weichao. Reasearch on short-circuit characteristics and over- current protection of SiC MOSFET[J]. Proceedings of the CSEE, 2020, 40(18): 5751-5760.

[17] 高勇, 喬小可, 孟昭亮, 等. SiC MOSFET的短路特性[J]. 半導(dǎo)體技術(shù), 2019, 44(5): 342-348.

Gao Yong, Qiao Xiaoke, Meng Zhaoliang, et al. Short-circuit characteristics of SiC MOSFETs[J]. Semiconductor Technology, 2019, 44(5): 342-348.

[18] Sadik D P, Colmenares J, Tolstoy G, et al. Short- circuit protection circuits for silicon-carbide power transistors[J]. IEEE Transactions on Industrial Elec- tronics, 2016, 63(4): 1995-2004.

[19] Wang Jun, Jiang Xi, Li Zongjian, et al. Short-circuit ruggedness and failure mechanisms of Si/SiC hybrid switch[J]. IEEE Transactions on Power Electronics, 2019, 34(3): 2771-2780.

[20] 秦海鴻, 徐克峰, 王丹, 等. SiC MOSFET短路特性[J]. 南京航空航天大學(xué)學(xué)報(bào), 2018, 50(3): 348-354.

Qin Haihong, Xu Kefeng, Wang Dan, et al. Short-circuit characteristics of SiC MOSFETs[J]. Journal of Nanjing University of Aeronautics & Astronautics, 2018, 50(3): 348-354.

[21] Eni E P, B?czkowski S, Munk-Nielsen S, et al. Short- circuit degradation of 10kV 10A SiC MOSFET[J]. IEEE Transactions on Power Electronics, 2017, 32(12): 9342-9354.

[22] Wang Zhiqiang, Shi Xiaojie, Tolbert L M, et al. Temperature-dependent short-circuit capability of silicon carbide power MOSFETs[J]. IEEE Transa- ctions on Power Electronics, 2016, 31(2): 1555-1566.

[23] Kadavelugu A, Aeloiza E, Belcastro C. Short-circuit performance of multi-chip SiC MOSFET modules[C]// IEEE Workshop on Wide Bandgap Power Devices and Applications (WiPDA), Albuquerque, 2017: 285- 290.

Dynamic Characterization Assessment on Series Short-Circuit of SiC MOSFET

（School of Electrical and Power Engineering China University of Mining and Technology Xuzhou 221116 China）

In power electronic systems, when SiC MOSFET is turned on incorrectly due to breakdown devices, hardware circuit defects or system control errors, at least two devices work in the short-circuit current loop, forming series short-circuit faults. Based on the half-bridge structure, the switching principle of SiC MOSFETs in short-circuit was introduced in detail. To study the influence mechanism of load current, gate drive voltage and junction temperature, the short circuit test was carried out under different experimental situations. The drain-source voltage sharing model of SiC MOSFET was derived and verified by simulation. The changes of short-circuit loss and junction temperature distribution caused by circuit parameters were compared on the 1 200V/80A SiC MOSFET experimental bench. The results show that the dynamic characteristics of SiC MOSFET are highly sensitive to circuit parameters in series short-circuit. The unbalanced dynamic change of drain-source voltage and drain current affect the short-circuit loss of devices, which in turn changes the junction temperature distribution.

SiC MOSFET, series short-circuit, voltage dividing characteristic, junction tem- perature distribution

TM46

10.19595/j.cnki.1000-6753.tces.201432

國(guó)家重點(diǎn)研發(fā)計(jì)劃子課題資助項(xiàng)目（2016YFC0600804）。

2020-11-01

2021-02-02

張經(jīng)緯 男，1991年生，博士研究生，研究方向?yàn)镾iC器件特性分析與驅(qū)動(dòng)設(shè)計(jì)。E-mail: tb19130011b4@cumt.edu.cn

譚國(guó)俊 男，1962年生，教授，博士生導(dǎo)師，研究方向?yàn)殡娏﹄娮优c電力傳動(dòng)。E-mail: gjtan_cumt@163.com（通信作者）

（編輯 陳 誠(chéng)）