殷亞楠，王玧真，邱一武，周昕杰，郭 剛

（1.中國電子科技集團(tuán)公司第五十八研究所，江蘇無錫 214072；2.中國原子能科學(xué)研究院，北京 102413）

1 引言

在空間輻射環(huán)境中電子元器件會(huì)受到各種宇宙射線和粒子輻射的影響，其中單粒子效應(yīng)（SEE）作為破壞性最為顯著的一種輻射效應(yīng)，已經(jīng)成為學(xué)者們關(guān)注的重點(diǎn)。而隨著航空航天電子元器件工作頻率不斷增加、工作電壓不斷降低、器件尺寸不斷縮小，SEE 的影響也越來越大。尤其是到納米特征尺寸以后，SEE已經(jīng)成為影響電路可靠性的最關(guān)鍵因素之一[1-2]。

單粒子瞬態(tài)（SET）效應(yīng)是SEE 最重要的子類之一，是入射粒子引起電流和電壓的瞬時(shí)波動(dòng)，主要發(fā)生在邏輯電路部分[3]。與時(shí)序邏輯電路中的單粒子翻轉(zhuǎn)效應(yīng)相比，組合邏輯電路中的軟錯(cuò)誤研究相對(duì)滯后，這是因?yàn)镾ET 效應(yīng)在實(shí)驗(yàn)上難以觀測(cè)，到20 世紀(jì)80 年代，針對(duì)組合邏輯電路中的SET 效應(yīng)才逐漸引起人們的關(guān)注[4]。隨著集成電路的不斷發(fā)展，器件的工藝特征尺寸不斷縮減，時(shí)鐘頻率在不斷上升，使得由SET 導(dǎo)致的電路軟錯(cuò)誤數(shù)量逐漸呈現(xiàn)上升趨勢(shì)。當(dāng)特征尺寸達(dá)到納米級(jí)別后，組合邏輯電路中SET 導(dǎo)致的軟錯(cuò)誤已經(jīng)成為集成電路中軟錯(cuò)誤的主要來源[5-6]。而組合邏輯電路中的SET 效應(yīng)隨工藝尺寸的縮減將會(huì)越來越嚴(yán)重，在這方面開展相應(yīng)的研究也愈發(fā)緊迫和重要，集成電路中SET 相關(guān)方面的研究已經(jīng)成為當(dāng)前SEE 研究中的熱點(diǎn)和難點(diǎn)[7-10]。

本文利用Silvaco 公司的計(jì)算機(jī)輔助設(shè)計(jì)（TCAD）仿真軟件，結(jié)合28 nm 體硅器件的工藝參數(shù)，建立了相應(yīng)的器件模型，對(duì)不同參數(shù)下的器件SET 效應(yīng)進(jìn)行模擬仿真，分析不同條件下器件的電荷收集機(jī)制和影響范圍，為利用電荷共享效應(yīng)進(jìn)行加固技術(shù)研究提供技術(shù)指導(dǎo)。

2 器件結(jié)構(gòu)描述

基于TCAD 仿真軟件對(duì)28 nm 體硅器件進(jìn)行建模，根據(jù)相應(yīng)的器件參數(shù)構(gòu)建了N 型金屬-氧化物-半導(dǎo)體（NMOS）晶體管和P 型金屬-氧化物-半導(dǎo)體(PMOS)晶體管模型，通過調(diào)整各項(xiàng)摻雜濃度，對(duì)器件進(jìn)行校準(zhǔn)，使其電特性與SPICE 模型基本一致。以此為基礎(chǔ)，構(gòu)建了反相器結(jié)構(gòu)，TCAD 反相器模型如圖1所示。其中NMOS 晶體管的W/L為100 nm/28 nm，PMOS 晶體管的W/L為200 nm/28 nm。

圖1 TCAD 反相器模型

在仿真過程中，初始狀態(tài)反相器的輸入為0 V、輸出為0.9 V，NMOS 晶體管PN 結(jié)反偏，處于關(guān)態(tài)，此時(shí)它的漏極是SEE 的敏感節(jié)點(diǎn)。仿真時(shí)重離子的轟擊區(qū)域?yàn)镹MOS 晶體管的漏極區(qū)域，重離子模型具有高斯分布特性，半徑為50 nm，半衰時(shí)間指數(shù)為0.2 ps。

3 仿真結(jié)果與分析

3.1 不同間距的影響

首先研究了不同器件間距下粒子在反相器中產(chǎn)生的SET。圖2 是NMOS 漏極和PMOS 漏極之間的間距在0.2～4.2 μm 之間變化時(shí)，線狀能量傳遞值（LET）為75 MeV·cm2·mg-1、入射方向?yàn)榇怪比肷涞牧Ｗ訉?duì)反相器輸出電壓的影響。從圖2 中可以看出，入射粒子使反相器的輸出電壓產(chǎn)生了向下的SET 脈沖。而隨著NMOS 漏極和PMOS 漏極之間間距的減小，SET 脈沖的幅度和寬度也隨之減小，使得反相器的單粒子敏感性降低。

圖2 NMOS 漏極和PMOS 漏極間距對(duì)反相器SET 脈沖的影響

SET 脈沖的幅度和寬度隨NMOS 漏極與PMOS漏極之間間距的變化關(guān)系如圖3 所示（以NMOS 漏極和PMOS 漏極之間的間距為4.2 μm 時(shí)SET 脈沖作歸一化處理）。從圖3 中可以看出，隨著NMOS 漏極和PMOS 漏極之間間距的減小，SET 幅度的減小程度急劇增加，SET 寬度呈現(xiàn)出線性減小的趨勢(shì)。與NMOS漏極和PMOS 漏極之間的間距為4.2 μm 時(shí)的情況相比，當(dāng)NMOS 漏極和PMOS 漏極之間的間距為0.2 μm 時(shí)，SET 脈沖的幅度大約降低了71%，SET 脈沖寬度大約減少了93%。

圖3 粒子的LET 值為75 MeV·cm2·mg-1 時(shí)，SET脈沖隨NMOS 漏極和PMOS 漏極之間間距的變化關(guān)系

當(dāng)粒子的LET 值分別為37 MeV·cm2·mg-1和15 MeV·cm2·mg-1時(shí)，NMOS 漏極和PMOS 漏極間距對(duì)反相器SET 脈沖的影響如圖4 所示，SET 脈沖的幅度和寬度隨NMOS 漏極和PMOS 漏極之間間距的變化關(guān)系如圖5、6 所示（以NMOS 漏極和PMOS 漏極之間的間距為4.2 μm 時(shí)SET 脈沖作歸一化處理）。

圖4 粒子LET 值不同時(shí)NMOS 漏極和PMOS 漏極間距對(duì)反相器SET 脈沖的影響

圖5 粒子LET 值為37 MeV·cm2·mg-1 時(shí)，SET 脈沖隨NMOS 漏極和PMOS 漏極之間間距的變化關(guān)系

從圖5 可以看出，粒子LET 值為37 MeV·cm2·mg-1時(shí)與粒子LET 值為75 MeV·cm2·mg-1時(shí)的情況類似，隨著NMOS 漏極和PMOS 漏極之間間距的減小，SET幅度的減小程度急劇增加，SET 寬度呈現(xiàn)出線性減小的趨勢(shì)。當(dāng)粒子的LET 值為37 MeV·cm2·mg-1時(shí)，與NMOS 漏極和PMOS 漏極之間間距為4.2 μm 時(shí)的情況相比，當(dāng)NMOS 漏極和PMOS 漏極之間間距為0.2 μm 時(shí)，SET 脈沖的幅度大約降低了85%，SET 脈沖寬度大約減少了95%，此時(shí)重離子在反相器中產(chǎn)生的SET 脈沖基本可以忽略。

圖6中當(dāng)粒子的LET 值為15 MeV·cm2·mg-1時(shí)，與NMOS 漏極和PMOS 漏極之間間距為4.2 μm 時(shí)的情況相比，當(dāng)NMOS 漏極和PMOS 漏極之間間距為0.2 μm 時(shí)，SET 脈沖的幅度大約降低了90%，SET 脈沖寬度大約減少了97%，此時(shí)重離子在反相器中產(chǎn)生的SET 脈沖基本可以忽略。

圖6 粒子LET 值為15 MeV·cm2·mg-1 時(shí)，SET 脈沖隨NMOS 漏極和PMOS 漏極之間間距的變化關(guān)系

當(dāng)重離子入射到MOS 管后將產(chǎn)生大量電子空穴對(duì)，經(jīng)過漂移、擴(kuò)散、雙極放大效應(yīng)，被MOS 管收集。當(dāng)MOS 管處于反向偏置時(shí)，其漏端最為敏感。NMOS漏極接高電平，有大量的電子向漏極漂移和擴(kuò)散，當(dāng)積累到一定程度會(huì)將漏極電位由“1”拉到“0”；PMOS漏極接低電平，有大量的空穴向漏極漂移和擴(kuò)散，當(dāng)積累到一定程度會(huì)將漏極電位由“0”拉到“1”。當(dāng)MOS管處于正向偏置時(shí)，其對(duì)于SEE 不敏感。NMOS 漏極接低電平，有少量的電子被NMOS 收集；PMOS 漏極接高電平，有少量的空穴被PMOS 收集。

對(duì)于本文仿真的情況，重離子會(huì)影響反相器中處于反向偏置的NMOS 管和處于正向偏置的PMOS管。當(dāng)重離子入射到處于反向偏置的NMOS 晶體管漏極區(qū)域，重離子所產(chǎn)生的負(fù)電荷會(huì)被漏極所收集，在反相器的輸出電壓中引起一個(gè)較大的從“1”到“0”的“負(fù)向”瞬態(tài)脈沖，如圖7（a）所示；當(dāng)重離子入射到正向偏置的PMOS 晶體管漏極區(qū)域，重離子所產(chǎn)生的正電荷會(huì)被漏極區(qū)域收集，引起小的從“1”到正“1”的“正向”瞬態(tài)脈沖，反相器輸出的邏輯狀態(tài)不會(huì)改變，如圖7（b）所示。而當(dāng)反相器中的NMOS 漏極和PMOS 漏極間距小于一定程度時(shí)，粒子所產(chǎn)生的電荷就能夠被反偏的NMOS 漏極和正偏的PMOS 漏極收集到，這樣一個(gè)入射粒子就能同時(shí)影響兩個(gè)區(qū)域。由于在電路上NMOS 的漏極和PMOS 的漏極是同一邏輯節(jié)點(diǎn)，粒子在“OFF”狀態(tài)NMOS 漏極所產(chǎn)生較大的從“1”到“0”的“負(fù)向”瞬態(tài)脈沖就會(huì)被粒子在“ON”狀態(tài)PMOS漏極所產(chǎn)生的從“1”到正“1”的“正向”瞬態(tài)脈沖抵消掉一部分，即入射粒子同一時(shí)間影響到了NMOS 晶體管漏極區(qū)域和PMOS 晶體管漏極區(qū)域，在PMOS 晶體管漏極區(qū)域由于收集正電荷所引起的正向電壓波動(dòng)會(huì)補(bǔ)償NMOS 晶體管漏極區(qū)域由于收集負(fù)電荷所引起的負(fù)向電壓波動(dòng)，使入射粒子引起的瞬態(tài)脈沖減弱，從而使反相器中的輸出電壓SET 脈沖的幅度和寬度減小，見圖7（c）。而SET 脈沖的幅度和寬度減小量取決于PMOS 漏極和NMOS 漏極所收集到的電荷量。由粒子在硅中所產(chǎn)生的電荷分布特性可知，離粒子入射位置越遠(yuǎn)，所收集到的電荷量也越少。所以當(dāng)入射粒子的位置與NMOS 的距離固定時(shí)，PMOS 漏極所收集到的電荷量就隨著NMOS 和PMOS 的間距減小而增加，從而使得反相器中的輸出電壓SET 脈沖的幅度和寬度隨著NMOS 和PMOS 的間距減小而減小。

圖7 入射粒子位置對(duì)反相器輸出電壓的影響

3.2 角度的影響

除了垂直入射的情況，本文還研究了在不同的入射角度下，28 nm 體硅CMOS 反相器中的電荷共享效應(yīng)。在本文所有的斜入射情況仿真中，仿真粒子入射方向?yàn)閺腘MOS 管朝向PMOS 管。

當(dāng)粒子的LET 值為75 MeV·cm2·mg-1、入射角度為30°和60°時(shí)，重離子在反相器中產(chǎn)生的SET 脈沖幅度和寬度隨NMOS 漏極和PMOS 漏極之間間距的變化關(guān)系如圖8 所示。從圖中可以看出，與垂直入射的情況類似，隨著NMOS 漏極和PMOS 漏極之間間距的減小，反相器的SET 脈沖幅度和寬度有明顯的減小。與垂直入射的情況相比，在器件間距相同的情況下，傾角入射下反相器的SET 脈沖幅度和寬度有明顯的減小，入射角度越大，SET 脈沖幅度和寬度越小。當(dāng)器件間距為4.2 μm、入射角度為30°時(shí)，重離子在反相器中瞬態(tài)脈沖幅度和寬度分別為垂直入射情況下的93.9%和70.8%；入射角度為60°時(shí)，重離子在反相器中瞬態(tài)脈沖幅度和寬度分別為垂直入射情況下的81.1%和29.9%。器件間距越小，傾角入射下瞬態(tài)脈沖的減小程度就越大。

圖8 粒子LET 值為75 MeV·cm2·mg-1 時(shí)，不同入射角度下SET 脈沖幅度和寬度隨NMOS 漏極和PMOS 漏極之間間距的變化關(guān)系

當(dāng)粒子的LET 值分別為37 MeV·cm2·mg-1和15 MeV·cm2·mg-1時(shí)，不同入射角度下，重離子在反相器中產(chǎn)生的SET 脈沖幅度和寬度隨NMOS 漏極和PMOS 漏極之間間距的變化關(guān)系如圖9 和10 所示。

與粒子的LET 值為75 MeV·cm2·mg-1時(shí)的情況類似，在器件間距相同的情況下，傾角入射下反相器的SET 脈沖幅度和寬度有明顯的減小，在入射角度為60°時(shí)，體硅CMOS 反相器漏極之間的電荷共享效應(yīng)比入射角度為30°時(shí)更加顯著。當(dāng)入射粒子LET 為37 MeV·cm2·mg-1、器件間距為4.2 μm 時(shí)，入射角度為30°時(shí)重離子在反相器中瞬態(tài)脈沖幅度和寬度分別為垂直入射情況下的81.3%和71.2%（見圖9）；入射角度為60°時(shí)，重離子在反相器中瞬態(tài)脈沖幅度和寬度分別為垂直入射情況下的52.7%和29.7%（見圖9）。器件間距越小，傾角入射下瞬態(tài)脈沖的減小程度就越大。當(dāng)入射粒子LET 為15 MeV·cm2·mg-1、器件間距為4.2 μm、入射角度為30°時(shí)，重離子在反相器中瞬態(tài)脈沖幅度和寬度分別為垂直入射情況下的80.6%和86.4%（見圖10）；入射角度為60°時(shí)，重離子在反相器中瞬態(tài)脈沖幅度和寬度分別為垂直入射情況下的58.1%和38.9%（見圖10）。同樣的，器件間距越小，傾角入射下瞬態(tài)脈沖的減小程度就越大。

圖9 粒子LET 值為37 MeV·cm2·mg-1 時(shí)，不同入射角度下SET 脈沖幅度和寬度隨NMOS 漏極和PMOS 漏極之間間距的變化關(guān)系

圖10 粒子LET 值為15 MeV·cm2·mg-1 時(shí)，不同入射角度下SET 脈沖幅度和寬度隨NMOS 漏極和PMOS 漏極之間間距的變化關(guān)系

當(dāng)粒子傾角入射時(shí)，NMOS 的漏極和PMOS 的漏極之間的電荷共享效應(yīng)會(huì)被進(jìn)一步加劇，并且入射角越大，電荷共享效應(yīng)就越顯著，在仿真結(jié)果中，入射角為60°時(shí)NMOS 的漏極和PMOS 的漏極之間的電荷共享效應(yīng)最為明顯。在LET 為15 MeV·cm2·mg-1、NMOS 漏極和PMOS 漏極之間的間距小于0.6 μm時(shí)，重離子幾乎不會(huì)影響體硅CMOS 反相器的輸出信號(hào)。這是因?yàn)殡S著粒子入射角的不斷增加，粒子軌跡越靠近從器件的漏端，重離子在其軌跡上產(chǎn)生的電子空穴對(duì)更容易被從器件收集，而主器件所收集的電荷會(huì)減弱，角度對(duì)PMOS 管的影響要遠(yuǎn)遠(yuǎn)大于對(duì)NMOS管的影響，大量的電荷直接在PMOS 管下產(chǎn)生。由于PMOS 的電荷共享收集主要依靠電荷的擴(kuò)散，入射角的增加使得粒子入射軌跡上產(chǎn)生的電荷直接位于PMOS 漏極下，極大地減小了電荷向PMOS 管的擴(kuò)散距離，使得PMOS 管收集電荷更加容易。NMOS 的漏極和PMOS 的漏極之間的電荷共享效應(yīng)會(huì)被進(jìn)一步加劇，從而使得反相器中的輸出電壓SET 脈沖的幅度和寬度進(jìn)一步減小。

4 結(jié)論

本文采用TCAD 軟件建立了28 nm 體硅工藝的三維器件模型，研究了在不同粒子LET 值、器件間距和粒子入射角度等參數(shù)下重離子在28 nm 反相器中產(chǎn)生的SET 脈沖的變化規(guī)律。研究發(fā)現(xiàn)可以利用反相器中正向偏置晶體管和反相偏置晶體管的電荷共享效應(yīng)來減弱重離子產(chǎn)生的瞬態(tài)脈沖。仿真結(jié)果表明：隨著NMOS 的漏極和PMOS 的漏極之間間距的減小，電荷共享效應(yīng)會(huì)使重離子在反相器中產(chǎn)生的SET脈沖的幅度和寬度也隨之減小。隨著粒子入射角度的增大，這種電荷共享效應(yīng)就更加明顯。當(dāng)粒子入射角為60°、LET 為15 MeV·cm2·mg-1、NMOS 漏 極 和PMOS 漏極之間的間距小于0.6 μm 時(shí)，重離子幾乎不會(huì)影響體硅CMOS 反相器的輸出信號(hào)。在未來的抗輻射加固設(shè)計(jì)中，可以利用這種電荷共享效應(yīng)，通過合理調(diào)節(jié)處于同一邏輯節(jié)點(diǎn)的NMOS 漏極和PMOS 漏極之間的間距來減小重離子所產(chǎn)生的SET 脈沖，從而提高電路的抗SEE 性能。