江芙蓉，楊 樹，盛 況

（浙江大學(xué)電氣工程學(xué)院，杭州 310027）

相比于傳統(tǒng)硅（Si）材料，碳化硅 SiC（silicon carbide）材料因其更寬的禁帶寬度（3.26eV）、更高的熱導(dǎo)率和更高的臨界擊穿場(chǎng)強(qiáng)，在大功率開關(guān)電路和電力系統(tǒng)應(yīng)用領(lǐng)域得到了廣泛的關(guān)注[1-2]。SiC功率器件最突出的性能優(yōu)勢(shì)在于其高壓、高頻和高溫工作特性，可以有效地降低電力電子系統(tǒng)的功率損耗。目前，國際上以美國Cree公司和日本Rohm公司等為代表的半導(dǎo)體器件廠商，已在SiC MOSFET器件產(chǎn)品化道路上取得了巨大進(jìn)展。目前，已推出溝槽型SiC MOSFET的只有Rohm、Infineon公司等少數(shù)廠商，商用SiC MOSFET產(chǎn)品絕大多數(shù)為N溝道平面垂直結(jié)構(gòu)。在2010年和2013年分別生產(chǎn)出第一代和第二代1 200V SiC MOSFET后，Cree公司于2015年推出了基于第三代技術(shù)的900 V平面型SiC MOSFET。作為行業(yè)內(nèi)第一款900 V SiC MOSFET，這一產(chǎn)品不僅拓展了SiC MOSFET產(chǎn)品的電壓等級(jí)，更表現(xiàn)出比同等級(jí)Si基超級(jí)結(jié)MOSFET更低的導(dǎo)通電阻[3]。

由于半導(dǎo)體材料對(duì)溫度變化十分敏感，環(huán)境溫度的改變對(duì)SiC功率器件的工作特性有著不可忽略的影響。已經(jīng)有研究工作表明，MOS結(jié)構(gòu)中SiO2/SiC界面處存在的高濃度的界面陷阱，是導(dǎo)致SiC MOSFET的閾值電壓隨溫度升高而變小的主要原因[4]。雖然SiC材料的熱氧化工藝與Si材料相似，但因?yàn)樘荚拥拇嬖?，在SiC氧化層生長的過程中其SiO2/SiC界面產(chǎn)生了比SiO2/Si界面高近3個(gè)數(shù)量級(jí)的界面陷阱[5]。對(duì)于平面型SiC MOSFET來說，SiO2/SiC界面品質(zhì)至關(guān)重要，直接影響著溝道的電子遷移率和場(chǎng)氧化層的可靠性[6]。本文通過對(duì)Cree公司第一、二、三代SiC MOSFET進(jìn)行從低溫-160℃到高溫200℃全溫度范圍內(nèi)的工作特性測(cè)試和對(duì)比分析，提取出三代樣品的一系列特征參數(shù)，然后通過計(jì)算機(jī)數(shù)值仿真的手段，比較研究了三代產(chǎn)品SiO2/SiC界面態(tài)密度及其對(duì)器件性能的影響。

1 測(cè)試方法

本文選取的測(cè)試樣品為Cree公司第一、二、三代SiC MOSFET產(chǎn)品，型號(hào)分別為CMF20120（80 mΩ，1 200 V，簡稱 CMF），C2M0080120D（80 mΩ，1 200 V，簡稱 C2M）和 C3M0065090D（65 mΩ，900 V，簡稱C3M）。對(duì)每個(gè)型號(hào)的MOSFET分別取三個(gè)分立器件進(jìn)行全溫度范圍內(nèi)的重復(fù)測(cè)試，考慮到同一型號(hào)的不同器件在常溫下的閾值電壓也會(huì)有不同，選取其中一組測(cè)量數(shù)據(jù)作為代表性結(jié)果。測(cè)試環(huán)境為計(jì)算機(jī)控制溫度的測(cè)試箱，低溫由通入液氮來實(shí)現(xiàn)。將待測(cè)器件置于其中，以開爾文四探針法接線，可以消除引線和接觸電阻阻抗的影響。測(cè)量儀器為Tektronix?371A大功率晶體管測(cè)試儀，該儀器是應(yīng)用漏源極加脈沖電壓測(cè)試方法，脈沖寬度為200 μs，以確保器件自身發(fā)熱所引發(fā)的溫度變化控制在可忽略的范圍內(nèi)。測(cè)試時(shí)先將溫度降至約-180℃，待溫度穩(wěn)定后保持10 min，再以每升高20℃作為一個(gè)溫度點(diǎn)，在溫度穩(wěn)定10 min后，再進(jìn)行脈沖信號(hào)的輸出特性測(cè)試。每一次脈沖信號(hào)可測(cè)試10個(gè)不同柵壓下的一系列輸出曲線，調(diào)節(jié)柵壓大小及步長，實(shí)現(xiàn)柵壓從2～20 V范圍內(nèi)的輸出特性的測(cè)試。

2 實(shí)驗(yàn)參數(shù)提取

2.1 閾值電壓

閾值電壓的溫度穩(wěn)定性是影響器件能否滿足電力電子系統(tǒng)處在正常工作模式的一個(gè)重要因素。圖1為不同溫度下CMF、C2M、C3M系列三代SiC MOSFET器件在VDS=10 V時(shí)的轉(zhuǎn)移特性曲線。

在VDS=10 V時(shí)，MOSFET工作在飽和區(qū)（VDS≥（VGS-VT）），由于器件MOS結(jié)構(gòu)溝道長，不考慮短溝道效應(yīng)，飽和區(qū)漏源電流可表示為

式中：μn為反型溝道電子有效遷移率；L為溝道長度；W為溝道寬度；Cox為單位面積柵氧化層電容；VT為閾值電壓；VDS為漏源電壓；VGS為柵源電壓。根據(jù)測(cè)量所得的轉(zhuǎn)移曲線，可通過二次函數(shù)擬合的方式，提取出每一測(cè)量溫度下的閾值電壓VT。圖1中圖標(biāo)數(shù)據(jù)點(diǎn)為實(shí)際測(cè)量值，實(shí)線為擬合的二次函數(shù)曲線，由圖可以看出擬合結(jié)果較好。

圖2為在不同溫度下通過轉(zhuǎn)移特性擬合的方法提取出的CMF、C2M、C3M SiC MOSFET的閾值電壓，可以看出閾值電壓隨著溫度的升高而減小，且C2M、C3M的VT隨著T的升高而減小的幅度比CMF有明顯的下降。本研究分析認(rèn)為，這主要是由于SiC MOSFET中SiO2/SiC界面品質(zhì)的改善導(dǎo)致的，在后文物理建模部分中將具體分析。

2.2 導(dǎo)通電阻

導(dǎo)通電阻RDS,on為影響器件工作時(shí)導(dǎo)通損耗的一重要特征參數(shù)，其數(shù)值會(huì)隨VGS以及T的變化而改變。圖3為 20℃、-100℃和 200℃下 CMF、C2M、C3M SiC MOSFET器件在線性工作區(qū)（VDS

圖1 不同溫度下CMF、C2M和C3M三代SiC MOSFET轉(zhuǎn)移特性曲線Fig.1 Transfer characteristic curves of CMF,C2M and C3M three generations of SiC MOSFETs at varying temperatures

圖2 三代SiC MOSFET閾值電壓與溫度關(guān)系Fig.2 Temperature dependence of VTfor three generations of SiC MOSFETs

SiC的臨界擊穿場(chǎng)強(qiáng)為3 MV/cm，是Si的10倍，因此1 200 V的SiC MOSFET器件與120 V的Si MOSFET的漂移區(qū)厚度近似。圖3（a）中，對(duì)比于常溫下11 mΩ、120 V Si MOSFET的RDS,on-VGS曲線可以看出，SiC MOSFET的RDS,on對(duì)柵壓變化的敏感性比Si MOSFET強(qiáng)。CMF SiC MOSFET的RDS,on在柵壓20 V左右時(shí)仍會(huì)隨著柵壓的改變而變化，說明在柵壓不足20 V時(shí)不能達(dá)到足夠低的RDS,on。相比之下，C2M、C3M SiC MOSFET在柵壓16 V左右就能得到較低的RDS,on，而Si MOSFET（圖中虛線）在柵壓8 V就基本穩(wěn)定，說明SiC一、二、三代產(chǎn)品性能有明顯提升，但和Si器件相比還有很大差別。

圖3 在溫度為20℃、-100℃和200℃時(shí)，三代SiC MOSFET RDS,on-VGS關(guān)系Fig.3 RDS,onvs.VGSat 20℃,-100℃,and 200℃ in three generations of SiC MOSFETs

圖3（b）中，在低溫－100℃時(shí)，CMF 的 RDS,on比常溫時(shí)升高了很多，這主要是因?yàn)榈蜏叵聹系绤⑴c導(dǎo)電的自由電子濃度和遷移率大大降低；CMF的RDS,on隨柵壓下降升高得很快，相比之下C2M、C3M兩代產(chǎn)品低溫下RDS,on對(duì)柵壓的敏感性都有所減弱。

圖3（c）中，200℃高溫時(shí)，三代 SiC 器件 RDS,on對(duì)柵壓的敏感性都比常溫下有所降低，接近于Si器件，說明SiC器件在高溫下工作性能和Si器件沒有很大差別。這是由于高溫下，SiC MOSFET中的界面態(tài)在常溫下俘獲的電子被放出，且溝道電子遷移率增大，導(dǎo)通性能受界面態(tài)的影響減小。

當(dāng)VGS為額定工作電壓20 V時(shí)，溫度變化也會(huì)引起 RDS,on改變，SiC MOSFET歸一化 RDS,on－T關(guān)系如圖4所示，可見SiC MOSFET三代器件的RDS,on取最小值時(shí)的溫度分別為20℃、-60℃和-20℃，而Si MOSFET的RDS,on在測(cè)量溫度范圍內(nèi)是隨溫度單調(diào)上升的。這是由于SiC MOSFET的RDS,on中包含的兩部分電阻成分與溫度的關(guān)系是相反的。

圖4 VGS=20 V時(shí)SiC MOSFET歸一化RDS,on-T關(guān)系Fig.4 Temperature dependence of normalized RDS,onat VGS=20 V for SiC MOSFET

3 物理模型分析

基于對(duì) SiC MOSFET三代器件 VT-T，RDS,on-T以及RDS,on-VGS的比較分析結(jié)果，SiC MOSFET進(jìn)行物理建模分析進(jìn)一步研究SiC MOSFET性能在不同溫度下的變化。

3.1 閾值電壓物理模型

建立閾值電壓物理模型，說明其隨溫度變化的原因?？紤]固定電荷和界面態(tài)電荷對(duì)閾值電壓的影響，閾值電壓可表示[7]為

式中：φms為柵材料和半導(dǎo)體之間的功函數(shù)差；2φB為半導(dǎo)體兩端的電勢(shì)差；為氧化層兩端電勢(shì)差；Cox為柵氧化層的單位面積電容；Qf為柵氧化層中單位面積固定電荷；Nit為單位面積界面態(tài)電荷數(shù)。

當(dāng)VGS＞VT時(shí)，半導(dǎo)體表面呈強(qiáng)反型，表面能帶向下彎曲，電子占據(jù)受主態(tài)界面陷阱，此時(shí)半導(dǎo)體表面出現(xiàn)負(fù)的界面態(tài)電荷[6,8]，可表示為

式中：Eneutral為界面陷阱的電中性點(diǎn)的能帶值；Ec為導(dǎo)帶能帶值；ft（Et,T）為費(fèi)米分布函數(shù)，表示某一點(diǎn)的界面陷阱俘獲電子的概率；Dit為界面態(tài)密度的分布函數(shù)，模型參數(shù)在后文界面態(tài)陷阱密度建模部分指出。由于界面態(tài)可以被認(rèn)為是一個(gè)熱平衡系統(tǒng)，ft（Et,T）可以表示為

式中：kB為玻爾茲曼常數(shù)；0.5為簡并因子[6]。

強(qiáng)反型時(shí)，SiO2/SiC界面存在大量的負(fù)的界面電荷，是閾值電壓與溫度呈負(fù)相關(guān)的主要原因[4]。比較圖2CMF、C2M、C3M SiC MOSFET樣品的VT隨T變化趨勢(shì)，可以看出，閾值電壓的溫度變化率dVT/dT隨著產(chǎn)品工藝的更新?lián)Q代在逐代下降。這說明SiC MOSFET產(chǎn)品的界面品質(zhì)在逐代改善，其閾值電壓對(duì)溫度的敏感性也在逐代降低。

3.2 導(dǎo)通電阻物理模型

對(duì)導(dǎo)通電阻的組成以及各部分與溫度的關(guān)系進(jìn)行建模分析，解釋SiC MOSFET的導(dǎo)通電阻隨溫度變化的原因。

3.2.1 導(dǎo)通電阻的組成

圖5為平面垂直型SiC MOSFET的各部分等效電阻示意，RDS,on可表示為溝道電阻Rch和剩余電阻RS之和，其中RS包含JFET區(qū)電阻RJFET、擴(kuò)展電阻RSp、漂移區(qū)電阻RDrift和襯底電阻RSub。

圖5 平面垂直型MOSFET各部分電阻截面Fig.5 Cross-section of component resistances in a planar MOSFET

在實(shí)際溝道兩端電壓Vch很小的情況下，可認(rèn)為反型區(qū)電子遷移率恒定，漏源電流[7]可表示為

式中，β為比例系數(shù)，β=μnCoxW/L。測(cè)量所得的平面垂直型MOSFET的漏源電壓VDS可看作溝道兩端電壓Vch與剩余電阻RS兩端電壓之和，即

實(shí)驗(yàn)測(cè)得的柵壓VGS、漏源電壓VDS和漏源電流IDS滿足

為排除不同溫度下閾值電壓不同所引起的導(dǎo)通電阻的變化，對(duì)于各溫度，選取VGS-VT=10 V附近，VDS<0.5 V時(shí)輸出特性的測(cè)量數(shù)據(jù)VGS、VDS和IDS擬合式（7），可提取出比例系數(shù)β和剩余電阻RS。

圖6為 CMF、C2M、C3M SiC MOSFET在 VGS-VT=10 V時(shí)的導(dǎo)通電阻RDS,on、擬合所得的RS以及二者相減所得的溝道電阻Rch。從圖6可以看出，常溫下，1 200 V電壓等級(jí)的第一代CMF SiC MOSFET和第二代C2M SiC MOSFET的 RS數(shù)值相近，而900 V電壓等級(jí)的第三代C3M SiC MOSFET的RS比前兩代小。對(duì)于電壓等級(jí)為1 200 V和900 V的SiC MOSFET器件來說，RS中漂移區(qū)電阻RDrift占主要部分[3]。

圖6 CMF、C2M和C3M三代SiC MOSFET RDS,on,RS和Rch與溫度關(guān)系Fig.6 Temperature dependence of RDS,on,RS,and Rchfor CMF,C2M,and C3M three generations of SiC MOSFETs

從-160℃到高溫200℃，RDS,on隨溫度升高是先減小后增大的，這是由于組成RDS,on的兩部分電阻隨溫度變化的趨勢(shì)是相反的，RS與T呈正相關(guān)，而Rch與T呈負(fù)相關(guān)。

3.2.2 漂移區(qū)電阻

在低摻雜的漂移區(qū)內(nèi)，體聲子散射為主導(dǎo)的電子散射機(jī)制，電子遷移率[8]可表示為

式中：μB0為300 K時(shí)的電子遷移率；T為絕對(duì)溫度；θ為經(jīng)驗(yàn)公式參數(shù)。假設(shè)雜質(zhì)完全電離的情況下，漂移區(qū)電阻RDrift理論值應(yīng)正比于Tθ。考慮到RJFET、RSp和RSub的存在帶來的誤差，由測(cè)量結(jié)果提取出的RS與漂移區(qū)電阻RDrift并不完全一致，所以圖6中三代SiC MOSFET器件的RS-T關(guān)系中，擬合參數(shù)θ值不同，分別為2.28、2.43和2.23。

3.2.3 溝道電阻

圖7中環(huán)形的數(shù)據(jù)點(diǎn)為在不同溫度下計(jì)算所得的器件完全開啟狀態(tài)下的溝道電阻Rch，表示[9]為

由圖7中可以看出，在常溫下三代產(chǎn)品的Rch逐代減小，且Rch隨溫度升高而減少的幅度也在逐代降低。當(dāng)VGS-VT為一固定值且足夠大時(shí)，器件處于完全開啟狀態(tài)，Rch與溝道電子遷移率成反比。

SiO2/SiC界面存在的大量界面態(tài)是導(dǎo)致SiC MOSFET溝道電子遷移率過低的主要原因[4]。在VDS較小、沿溝道方向的橫向電場(chǎng)較低的情況下，由界面態(tài)電荷引發(fā)的庫侖散射是反型層內(nèi)主導(dǎo)的散射機(jī)制。當(dāng)VGS較小時(shí)，反型電荷很少而由于俘獲電子而帶負(fù)電的界面態(tài)電荷卻很多，因而導(dǎo)致可移動(dòng)的電子受界面態(tài)電荷影響而發(fā)生庫侖散射[10]。當(dāng)VGS較大時(shí)，有相當(dāng)多數(shù)量的反型電荷，可以在一定程度上屏蔽由界面態(tài)電荷引起的庫侖散射，但半導(dǎo)體表面的電流密度很大，而表面電子仍受庫侖散射影響。所以在弱反型和強(qiáng)反型區(qū)，由界面態(tài)引發(fā)的庫侖散射均為主導(dǎo)的散射機(jī)制[5]。

圖7 三代SiC MOSFET Rch-T關(guān)系對(duì)比Fig.7 Comparison of Rch-T among three generations of SiC MOSFETs

圖8中為以20℃室溫下測(cè)量值作為標(biāo)準(zhǔn)CMF、C2M、C3M SiC MOSFET的歸一化溝道電子有效遷移率。已有關(guān)于SiC MOSFET溝道遷移率理論建模的研究[5,6,11]提出了多個(gè)SiO2/SiC表面庫侖遷移率的數(shù)學(xué)模型，都證明了庫侖遷移率是與溫度呈正相關(guān)，與界面態(tài)密度呈負(fù)相關(guān)的。由于庫侖散射機(jī)制的主導(dǎo)地位，隨著界面態(tài)密度的增加，溝道遷移率溫度變化率也隨之增加[11]。但是因?yàn)槿酒瑢?dǎo)通狀態(tài)時(shí)有效溝道的幾何參數(shù)無法獲得，所以不便比較產(chǎn)品間溝道遷移率的絕對(duì)值的差別。圖8中可以看出，在VGS-VT一定且足夠大的情況下，歸一化溝道遷移率隨溫度升高而增大的趨勢(shì)在逐代降低。這一結(jié)果驗(yàn)證了CMF、C2M、C3M SiC MOSFET界面態(tài)密度是逐代下降，且C2M、C3M SiC MOSFET的界面品質(zhì)相比CMF有很大程度的提升。

圖8 三代SiC MOSFET與Si MOSFET歸一化μn-T關(guān)系對(duì)比Fig.8 Comparison of normalized μn-T among three generations of SiC MOSFETs and Si MOSFET

4 界面態(tài)陷阱密度仿真建模

為了驗(yàn)證界面態(tài)陷阱是影響SiC器件在不同溫度下工作特性不同的重要原因，對(duì)SiC MOSFET器件的轉(zhuǎn)移特性運(yùn)用TCAD進(jìn)行仿真擬合，仿真軟件選用Silvaco公司的Atlas。

大量實(shí)驗(yàn)與理論研究結(jié)果表明，對(duì)反型溝道電子產(chǎn)生散射作用的，主要是禁帶上半部分的類受主型界面態(tài)。一般認(rèn)為類受主型界面態(tài)密度的能量分布模型[11]可以寫為

式中：Dmidit和Dedgeit分別為禁帶中央和導(dǎo)帶底的界面態(tài)能量密度；Et和Ec分別為界面陷阱和導(dǎo)帶底能量；σ為帶尾衰減能量參數(shù)。禁帶下半部分的類施主型界面態(tài)也可用相似形式表示。研究表明[11]，Dedgeit比Dmidit大2～3個(gè)數(shù)量級(jí)，是影響界面態(tài)密度的最重要的參數(shù)。將式（10）代入式（3）中，可以得到某一溫度下的界面態(tài)密度。由于SiC MOSFET中電子為多數(shù)載流子，仿真中類施主型界面態(tài)的影響可以忽略。且考慮到禁帶寬度會(huì)隨溫度變化，其數(shù)學(xué)模型[12]為

式中：Eg,0為300 K時(shí)SiC的禁帶寬度理論值，Eg,0=3.26eV；α=3.3×10-4。

通過調(diào)整仿真計(jì)算中Dmidit、Dedgeit和σ，來擬合轉(zhuǎn)移特性曲線IDS-VGS。仿真中取P-well摻雜濃度為4×1016cm-3，為校正閾值電壓相對(duì)值，CMF、C2M、C3M SiC MOSFET器件仿真氧化層厚度分別選擇45、35、45 nm。表1為仿真擬合所得界面態(tài)模型參數(shù)，其中Dmidit和σ數(shù)值選取參考文獻(xiàn)[11]。

圖9為 VDS=10 V 時(shí)在－100℃、20℃和 200℃下三代器件轉(zhuǎn)移特性加入界面態(tài)模型后仿真擬合結(jié)果，可以看出，仿真結(jié)果與實(shí)驗(yàn)數(shù)據(jù)擬合程度較好。

圖10為仿真擬合所得第一代CMF SiC MOSFET模型界面態(tài)能量分布曲線。從圖10可以看出，禁帶寬度隨溫度下降而變寬，從而導(dǎo)致界面態(tài)能帶分布向?qū)Х较蜓由欤c此同時(shí)導(dǎo)帶底部界面態(tài)能量密度Dedgeit也相應(yīng)增大。σ決定界面態(tài)能量分布曲線靠近帶尾部分變化趨勢(shì)的，σ越大界面態(tài)能帶尾部曲線越平緩。隨著溫度的升高，界面態(tài)能帶尾部或有變寬的趨勢(shì)，所以σ增大[11]。因此對(duì)于同一器件，由式（3）可得，溫度升高會(huì)使類受主型界面態(tài)俘獲電子概率降低，從而導(dǎo)致閾值電壓大幅降低。

表1 三代SiC MOSFET界面態(tài)模型仿真參數(shù)對(duì)比Tab.1 Comparison of simulation parameters of interface state model among the thind generation SiC MOSFETs

圖9 CMF、C2M 和C3M三代SiC MOSFET轉(zhuǎn)移特性數(shù)值仿真和實(shí)驗(yàn)對(duì)比Fig.9 Simulation and experimental comparison of transfer characteristics among CMF,C2M,and C3M three generations of SiC MOSFETs

圖10 第一代CMF SiC MOSFET界面態(tài)能量分布Fig.10 Distribution of interface state energy for the first generation CMF SiC MOSFET

圖11為仿真所得 CMF、C2M、C3M SiC MOSFET器件模型在完全開啟狀態(tài)下，在受主態(tài)界面陷阱密度的平均值Dit和界面陷阱俘獲電子的概率Pit。如圖11所示，三代SiC MOSFET仿真所得Dit隨溫度升高變化不大，可推測(cè)雖然界面態(tài)能量的分布情況在溫度升高時(shí)由于禁帶寬度變窄而有所不同，但界面態(tài)密度平均值變化不大。圖中環(huán)形所示分別為3個(gè)仿真溫度下界面陷阱俘獲電子的概率Pit，可以看出在溫度降低時(shí)Pit增大，從而推測(cè)Dit變化不大的情況下界面態(tài)陷阱俘獲的電子數(shù)目增多，可能是導(dǎo)致器件轉(zhuǎn)移曲線在溫度降低時(shí)變緩的原因。仿真結(jié)果進(jìn)一步驗(yàn)證了三代SiC MOSFET產(chǎn)品SiO2/SiC界面陷阱密度在逐代下降。

圖11 三代SiC MOSFET Dit-T關(guān)系對(duì)比Fig.11 Comparison of Dit-T among three generations of SiC MOSFETs

5 結(jié)論

目前SiC MOSFET已在中低壓領(lǐng)域?qū)崿F(xiàn)了產(chǎn)業(yè)化，國際上各大功率器件公司都在陸續(xù)推出更優(yōu)性能的商業(yè)化產(chǎn)品。本文以Cree公司CMF20120D、C2M0080120D和C3M0065090D分別作為其三代SiC MOSFET商業(yè)器件的代表，完成了從-160℃到200℃全溫度范圍的靜態(tài)工作特性測(cè)試，并提取出各個(gè)溫度下的VT與RDS,on，比較分析T與三代產(chǎn)品VT和RDS,on關(guān)系，以及不同溫度下RDS,on隨VGS的變化情況。

SiC MOSFET中SiO2/SiC界面存在的大量的界面陷阱，是導(dǎo)致閾值電壓隨溫度下降而升高的主要原因。低溫下溝道電阻的增加，也主要是因?yàn)榻缑鎽B(tài)導(dǎo)致溝道遷移率下降。通過建立物理模型的方式，比較CMF、C2M、C3M三代SiC MOSFET產(chǎn)品閾值電壓、溝道電阻的溫度變化率，可以發(fā)現(xiàn)SiO2/SiC界面品質(zhì)在逐代提升。

通過建立界面態(tài)能量分布模型，利用TCAD仿真，擬合三代SiC MOSFET分別在－100℃、20℃和200℃時(shí)的轉(zhuǎn)移曲線，定性地比較了三代產(chǎn)品界面態(tài)能量分布密度，驗(yàn)證了工藝水平的提高促進(jìn)了SiC MOSFET產(chǎn)品的更新?lián)Q代，SiO2/SiC界面態(tài)密度在逐代減小，閾值電壓對(duì)溫度的敏感性也在逐代降低。