王亞飛 陳迎潮 楊曙輝 楊鴻文 李學(xué)華

(1.北京郵電大學(xué)信息與通信工程學(xué)院，北京100876;2.北京信息科技大學(xué)信息與通信工程學(xué)院，北京100101;3.南卡羅萊納大學(xué)電氣工程系，美國(guó)哥倫比亞29208)

隨著集成電路技術(shù)的進(jìn)步和客戶要求的提高，電子設(shè)備向著處理速度更快、物理尺寸更小的方向發(fā)展，這使得集成電路的工作頻率越來(lái)越高、規(guī)模越來(lái)越大、引腳越來(lái)越多，印刷電路板(PCB)上電路的密度越來(lái)越大，芯片間通過(guò)引腳互連面臨著巨大的挑戰(zhàn).而限制PCB上芯片間引腳互連的瓶頸之一就是傳輸線間的串?dāng)_.串?dāng)_是指有害信號(hào)從一個(gè)網(wǎng)絡(luò)轉(zhuǎn)移到相鄰網(wǎng)絡(luò)，它普遍存在于芯片、印刷電路板、互連件以及其它非屏蔽的高速高密度電路中［1-2］.

高速電路的設(shè)計(jì)者一般都是從傳輸線的物理結(jié)構(gòu)角度來(lái)考慮減小串?dāng)_，比如減小耦合長(zhǎng)度、增加信號(hào)路徑之間的距離、使用有短路過(guò)孔的防護(hù)布線或者改變傳輸線的結(jié)構(gòu)等［1-7］，這些減小串?dāng)_的方法效果有限且大多以硬件的面積資源為代價(jià);除此之外，也可以使用特定的發(fā)送、接收電路［8］或中繼插入技術(shù)來(lái)減少串?dāng)_［9］，或者通過(guò)總線編碼［10-11］來(lái)抵抗串?dāng)_.但對(duì)于解決PCB上芯片間互連時(shí)存在的串?dāng)_，這些串?dāng)_減小方法都過(guò)于復(fù)雜，難以直接應(yīng)用.

從通信的角度來(lái)看，傳輸線間的串?dāng)_通路也是一種線性系統(tǒng)，因此理論上也可以用各種干擾抵消的方法來(lái)解決.雖然在通信領(lǐng)域已經(jīng)存在大量的干擾抵消方法［12-13］，然而這些方法默認(rèn)這樣一個(gè)假設(shè)，即執(zhí)行干擾抵消的算法或裝置的電路實(shí)現(xiàn)是理想的，因此難以直接用于解決本研究所考慮的PCB上總線間串?dāng)_問(wèn)題.對(duì)于PCB上總線串?dāng)_的抵消或者減小問(wèn)題，一個(gè)約束條件是:只能用模擬電路來(lái)進(jìn)行信號(hào)處理，并且電路的復(fù)雜度要盡可能地低.注意到傳輸線間的串?dāng)_可建模為微分傳輸特性，文中提出了一種應(yīng)用于PCB上的總線串?dāng)_抵消方法，即在傳輸線終端利用RC微分電路來(lái)減小串?dāng)_.為驗(yàn)證文中方法的有效性，文中還進(jìn)行了仿真和測(cè)試，并與其它方法進(jìn)行了比較.

1 串?dāng)_抵消原理

傳輸線間信號(hào)耦合所形成的串?dāng)_模型如圖1(a)所示，把噪聲源所在的傳輸線稱為干擾線，把有噪聲產(chǎn)生的傳輸線稱為受擾線.圖1(a)中，當(dāng)b點(diǎn)無(wú)激勵(lì)時(shí)，a點(diǎn)輸入信號(hào)va(t)在d點(diǎn)的耦合輸出vd(t)就是干擾線對(duì)受擾線的串?dāng)_.串?dāng)_產(chǎn)生的物理原因是干擾線和受擾線之間的互容和互感［1］.當(dāng)傳輸線工作在較高頻率下時(shí)，信號(hào)的上升時(shí)間和下降時(shí)間較短，由此引發(fā)的瞬時(shí)電壓轉(zhuǎn)換會(huì)引起嚴(yán)重的串?dāng)_，而且兩條傳輸線在布線空間上越接近，互感與互容就越大，特征阻抗及時(shí)延改變也越大，這樣，在兩條傳輸線間就會(huì)產(chǎn)生更嚴(yán)重的串?dāng)_.

圖1 傳輸線間的串?dāng)_模型Fig.1 Analytical model of crosstalk between two transmission lines

根據(jù)文獻(xiàn)［14］，在圖1(a)中，忽略二次串?dāng)_后，干擾線上a點(diǎn)到受擾線上遠(yuǎn)端d點(diǎn)的傳輸特性(即串?dāng)_)可以表示為

式中，Z0為傳輸線的特性阻抗，Cm為傳輸線間的單位長(zhǎng)度耦合電容，Lm為傳輸線間的單位長(zhǎng)度耦合電感，l為傳輸線的耦合長(zhǎng)度，t為時(shí)間.

假設(shè)干擾線上a點(diǎn)到c點(diǎn)的信號(hào)傳輸近似是理想的，則圖1(a)所示的電路模型可以等效為圖1(b)所示的信號(hào)模型.根據(jù)式(1)可以得到圖1(b)中a點(diǎn)到d點(diǎn)的頻域傳遞函數(shù)Had(f)為

式中，f為頻率.

分析圖1(b)可以發(fā)現(xiàn)，由于a點(diǎn)到c點(diǎn)的信號(hào)是近似理想傳輸，所以如果能在傳輸線同一端的c點(diǎn)到d點(diǎn)構(gòu)建一個(gè)傳輸特性近似等價(jià)于Had(f)的電路，就可以通過(guò)疊加的方法進(jìn)行串?dāng)_抵消.基于此可以得到串?dāng)_抵消的信號(hào)模型，如圖2所示.

圖2 串?dāng)_抵消的信號(hào)模型Fig.2 Signal model of crosstalk cancellation

2 利用RC微分電路減小串?dāng)_的方法

根據(jù)串?dāng)_抵消原理，實(shí)現(xiàn)串?dāng)_抵消就是要尋找傳輸特性近似等價(jià)于Had(f)的電路，同時(shí)電路在實(shí)現(xiàn)上要比較容易.由式(2)可知，Had(f)具有微分電路的傳遞特性，所以可以用RC微分電路構(gòu)成等價(jià)于Had(f)的電路.根據(jù)這個(gè)特征，文中提出利用RC微分電路來(lái)減小串?dāng)_，對(duì)應(yīng)的電路設(shè)計(jì)如圖3(a)所示.由于在實(shí)際的電路系統(tǒng)中，傳輸線既是干擾線同時(shí)也是受擾線，所以使用兩組RC微分電路相互進(jìn)行串?dāng)_抵消，其中任意一組由電阻R和電容C構(gòu)成的微分電路可以近似地認(rèn)為它的傳遞函數(shù)為

圖3 利用RC微分電路減小串?dāng)_的電路模型Fig.3 Circuit model of crosstalk reduction based on RC derivative circuit

比較式(2)和(3)可知，只要選擇合適的R、C值，就可以使構(gòu)造的RC微分電路的傳輸特性近似等價(jià)于Had(f)，這樣圖3(a)中傳輸線的遠(yuǎn)端就可以實(shí)現(xiàn)串?dāng)_的抵消.在R、C的取值上，就是要求

分析圖3(a)的電路可以看出，圖3(a)的電路可以等效于圖3(b)的電路，圖3(b)的電容C與圖3(a)中電容C相等即可，此時(shí)兩條傳輸線相互進(jìn)行串?dāng)_抵消時(shí)復(fù)用電容C組成微分電路.考慮到干擾線和受擾線都要與下一級(jí)進(jìn)行互聯(lián)，此處取R=Z0，那么此時(shí)C滿足式(5)即可:

對(duì)于PCB板上的平行微帶傳輸線，Z0、Cm、Lm可綜合文獻(xiàn)［15-17］中的計(jì)算方法獲得:

式中，ε為微帶線介質(zhì)基片的介電常數(shù)，εr為相對(duì)介電常數(shù)，μ為微帶線介質(zhì)基片的磁導(dǎo)率，h為微帶線介質(zhì)基片的厚度，r為微帶線金屬片的厚度，w微帶線金屬片的寬度，s為微帶線間邊緣到邊緣的距離.

在理想情況下，通過(guò)合適的R、C參數(shù)設(shè)置，可以把串?dāng)_完全抵消.實(shí)際上，由于多種因素的影響，串?dāng)_不會(huì)被完全抵消.這是因?yàn)?(1)在高速數(shù)字信號(hào)傳輸?shù)那闆r下，a點(diǎn)到c點(diǎn)的傳遞函數(shù)不是絕對(duì)理想的，即vc(t)只能近似等于va(t);(2)當(dāng)受擾線上有信號(hào)傳輸時(shí)，它也同樣會(huì)在干擾線上的c點(diǎn)產(chǎn)生串?dāng)_，致使重構(gòu)的信號(hào)與va(t)在d點(diǎn)的串?dāng)_vd(t)產(chǎn)生偏差;(3)實(shí)際元器件的值也不可能沒(méi)有偏差.雖然存在上述這些原因，但從下文的仿真與實(shí)驗(yàn)結(jié)果來(lái)看，文中提出的設(shè)計(jì)方法仍能顯著減小串?dāng)_.

另外需要說(shuō)明的是，式(1)中的遠(yuǎn)端串?dāng)_是容性耦合和感性耦合之差的函數(shù)，對(duì)于典型的非均勻電介質(zhì)傳輸線，如PCB上的微帶線，容性耦合通常是小于感性耦合的［18］，所以此時(shí)式(5)有正確的值，即對(duì)于減小PCB上微帶線間的串?dāng)_文中方法是有效的，同時(shí)也說(shuō)明文中方法適用于容性耦合小于感性耦合的情況.

3 仿真與實(shí)驗(yàn)

為了驗(yàn)證本研究所提出的減小串?dāng)_方法的有效性，利用ADS軟件進(jìn)行了仿真［19］.在軟件版圖界面創(chuàng)建了PCB上的兩條平行微帶傳輸線A和B，它們的布局及端口設(shè)置如圖4所示，具體參數(shù)為:w=1mm，s=1mm;h=0.6 mm，r=70 μm，εr=4.6，μr=μ/μ0=1，μ0為真空中磁導(dǎo)率，l=10 cm，金屬為銅，微帶線的特征阻抗Z0約為50 Ω.利用軟件提供的Momentum仿真器對(duì)布局元件進(jìn)行了三維平面電磁場(chǎng)仿真，然后把具有實(shí)際物理意義的布局元件引入到原理圖界面進(jìn)行電路仿真.

圖4 兩條平行微帶傳輸線的結(jié)構(gòu)及相關(guān)參數(shù)Fig.4 Structure and related parameters of two parallel transmission lines

3.1 仿真與實(shí)驗(yàn)結(jié)果分析

根據(jù)圖3(b)建立系統(tǒng)S參數(shù)的電路仿真模型，如圖5所示.通過(guò)式(5)可以計(jì)算出RC微分電路中電容C的值約為1 pF，仿真提取了使用RC微分電路減小串?dāng)_方法前后系統(tǒng)的遠(yuǎn)端散射參數(shù)S(4，1)，結(jié)果如圖6所示.從圖6中可以看出，在3 GHz以下頻率使用微分電路減小串?dāng)_方法可以使串?dāng)_峰值衰減10dB以上.

圖5 提取系統(tǒng)S參數(shù)的電路仿真模型Fig.5 Circuit simulation model of extracting S-parameter

圖6 使用微分電路減小串?dāng)_方法前后的遠(yuǎn)端散射參數(shù)仿真對(duì)比Fig.6 Comparison of simulation results of far-end S-parameter before and after using RC derivative circuit

同時(shí)，在相同條件下進(jìn)行了串?dāng)_的時(shí)域仿真，當(dāng)干擾線上由幅度為1 V、上升時(shí)間為0.1 ns的信號(hào)驅(qū)動(dòng)時(shí)，提取了使用RC微分電路減小串?dāng)_方法前后的串?dāng)_時(shí)域信號(hào)，結(jié)果如圖7所示.從圖7中可以看出，使用RC微分電路串?dāng)_峰值約降低70%(約衰減10dB)，時(shí)域信號(hào)仿真與遠(yuǎn)端散射參數(shù)仿真結(jié)果一致.

圖7 使用微分電路減小串?dāng)_方法前后的串?dāng)_時(shí)域信號(hào)仿真對(duì)比Fig.7 Comparison oftime-domain simulation results of crosstalk before and after using RC derivative circuit

為了進(jìn)一步驗(yàn)證文中方法的有效性，按照?qǐng)D5的S參數(shù)仿真模型及相關(guān)參數(shù)制作了實(shí)驗(yàn)電路，如圖8所示.實(shí)驗(yàn)電路中，RC微分電路采用了SMT0603電容，電容有±0.1 pF的誤差，利用Agilent E5070B矢量網(wǎng)絡(luò)分析儀對(duì)使用RC微分電路前后的遠(yuǎn)端散射參數(shù)S(4，1)進(jìn)行了測(cè)量，對(duì)比結(jié)果如圖9所示.由圖9可以看出，使用RC微分電路減小串?dāng)_方法后的遠(yuǎn)端串?dāng)_較未使用任何串?dāng)_防護(hù)措施時(shí)有了較大的衰減.

圖8 實(shí)驗(yàn)電路的測(cè)試原理和實(shí)物圖Fig.8 Test principle and layout of experimental circuit

圖9 使用微分電路減小串?dāng)_方法前后的遠(yuǎn)端散射參數(shù)實(shí)測(cè)對(duì)比Fig.9 Comparison of test results of far-end S-parameter before and after using RC derivative circuit

圖10給出了使用RC微分電路后的電路仿真串?dāng)_峰值衰減與電路實(shí)測(cè)的串?dāng)_峰值衰減對(duì)比.從圖中可以看出實(shí)測(cè)結(jié)果與仿真結(jié)果基本吻合，但也存在誤差，這主要是由電路的加工工藝、元器件值的偏差以及測(cè)量設(shè)備引起的.圖10中，在1.7 GHz頻率以下，電路仿真與實(shí)測(cè)結(jié)果都表明此時(shí)串?dāng)_峰值衰減在10dB以上;而當(dāng)頻率在1.7GHz到3.0GHz之間時(shí)，實(shí)測(cè)的串?dāng)_峰值衰減在6～10 dB之間，與仿真的10dB左右存在著誤差，此情況除了是因?yàn)闇y(cè)量設(shè)備誤差和電路板的加工精度外，主要是由于微分電路中的電容在高頻時(shí)寄生了電感.選用封裝較小的電容可以使寄生電感降低，從而使實(shí)際結(jié)果更加接近仿真結(jié)果.

圖10 仿真與實(shí)測(cè)的遠(yuǎn)端串?dāng)_峰值衰減對(duì)比Fig.10 Comparison of tested and simulated attenuation of far-end crosstalk

3.2 與其它方法的比較

表1給出了兩條平行微帶傳輸線在邊到邊距離已經(jīng)確定且頻率范圍為0～1.5GHz時(shí)，文中所提的RC微分電路方法與文獻(xiàn)［6］、［7］中方法在串?dāng)_衰減量和PCB面積增加量方面的對(duì)比結(jié)果.從表中可以看出，利用RC微分電路減小串?dāng)_的方法相比其它方法具有一定的優(yōu)勢(shì)，與文獻(xiàn)［6］中所提的利用防護(hù)帶減小串?dāng)_的方法相比，串?dāng)_衰減可以提高3dB以上.同時(shí)需要注意的是，使用防護(hù)帶減小串?dāng)_方法的約束條件是在兩條傳輸線間要有足夠的空間以便能添加進(jìn)去合適的防護(hù)帶結(jié)構(gòu)，而文中所提方法的使用并不受此約束，即如果在傳輸線間距離很近、已經(jīng)無(wú)法添加防護(hù)布線的情況下，使用文中提出的RC微分電路減小串?dāng)_方法將更有優(yōu)勢(shì).與文獻(xiàn)［7］中提出的利用階式傳輸線減小串?dāng)_的方法相比，文中方法在串?dāng)_衰減和節(jié)省PCB板寬度上都具有明顯優(yōu)勢(shì).由于文中所提方法的電路易于實(shí)現(xiàn)，且不會(huì)增加電路板的層數(shù)和復(fù)雜度，所以付出的代價(jià)較低.

表1 3種方法的性能對(duì)比Table 1 Performance comparison of three methods

4 結(jié)語(yǔ)

文中從信號(hào)處理的角度出發(fā)，利用抵消原理研究了PCB上的串?dāng)_減小問(wèn)題，提出用重構(gòu)的串?dāng)_信號(hào)去抵消受串?dāng)_疊加的信號(hào).該方法利用RC微分電路就能夠減小PCB上微帶傳輸線間的串?dāng)_.仿真與實(shí)驗(yàn)結(jié)果顯示，這種方法能使PCB上微帶傳輸線間的串?dāng)_峰值衰減10 dB以上.與傳統(tǒng)的從物理結(jié)構(gòu)角度來(lái)減小串?dāng)_的方法相比，文中方法的電路易于實(shí)現(xiàn)，代價(jià)較低，效果較好.由于對(duì)文中方法的分析是在忽略二次串?dāng)_的情況下進(jìn)行的，雖然減小串?dāng)_效果明顯，但如何最大限度發(fā)揮RC微分電路減小串?dāng)_的效果還有待進(jìn)一步研究.

［1］Hall S H，Hall G W，McCall J A.高速數(shù)字系統(tǒng)設(shè)計(jì):互連理論和設(shè)計(jì)實(shí)踐手冊(cè)［M］.伍微，譯.北京:機(jī)械工業(yè)出版社，2004:29-46.

［2］Bogatin E.Signal integrity:simplified［M］.北京:電子工業(yè)出版社，2007:401-403，443-445，468.

［3］陳建華，牛中奇.保護(hù)帶對(duì)不同參數(shù)微帶線信號(hào)和噪聲的影響［J］.電波科學(xué)學(xué)報(bào)，2010，25(1):53-58.Chen Jian-hua，Niu Zhong-qi.Effect of guard trace on signal integrity and coupling noise of microstrips with different parameters［J］.Chinese Journal of Radio Science，2010，25(1):53-58.

［4］Choi U，Kim Y J，Kim Y S.Crosstalk reduction in printed circuit boards using irregularly-spaced vias in a guard trace over a slotted ground plane［C］∥Proceeding of European Conference on Circuit Theory and Design.Antalya:IEEE，2009:794-797.

［5］Mnaouer K，Jamel B H T，F(xiàn)ethi C.Modeling of microstrip and PCB traces to enhance crosstalk reduction［C］∥Proceeding of IEEE Region 8 International Conference on SIBIRCON.Listvyanka:IEEE，2010:594-597.

［6］安靜，武俊峰，吳一輝.使用防護(hù)帶抑制微帶線間串?dāng)_的研究［J］.北京理工大學(xué)學(xué)報(bào)，2011，31(3):343-347.An Jing，Wu Jun-feng，Wu Yi-hui.Research of suppressing crosstalk of the microstrip lines by using stripe protection［J］.Transactions of Beijing Institute of Technology，2011，31(3):343-347.

［7］Mallahzadeh A R，Ghasemi A H，Akhlaghi S，et al.Crosstalk reduction using step shaped transmission line［J］.Progress in Electromagnetics Research C，2010，12:139-148.

［8］Broyde F，Clavelier E.A new method for the reduction of crosstalk and echo in muhiconductor interconnections［J］.IEEE Transactions on Circuits and Systems，2005，52(2):405-416.

［9］Kaushik B K，Sarkar S，Aggarwal R P，et al.Crosstalk analysis and repeater insertion in crosstalk aware coupled VLSI interconnects ［J］.Microelectronics International，2006，23(3):55-63.

［10］Verma S K，Kaushik B K.Encoding schemes for the reduction of power dissipation，crosstalk and delay:a review ［J］.International Journal of Recent Trends in Engineering，2010，3(4):74-79.

［11］Fan C P，F(xiàn)ang C H.Efficient RC low-power bus encoding methods for crosstalk reduction［J］.Integration，the VLSI Journal，2011，44(1):75-86.

［12］Güven? Ismail，Arslan Hüseyin.A review on multiple access interference cancellation and avoidance for IR-UWB［J］.Signal Processing，2007，87(4):623-653.

［13］Ben Sik Ali O，Cardinal C，Gagnon F.On the performance of interference cancellation in wireless ad hoc networks［J］.IEEE Transactions on Communications，2010，58(2):433-437.

［14］Young B.數(shù)字信號(hào)完整性:互連、封裝的建模與仿真［M］.李玉山，蔣冬初，譯.北京:機(jī)械工業(yè)出版社，2009:69-73.

［15］Johnson H，Graham M.高速數(shù)字設(shè)計(jì) ［M］.沈立，朱來(lái)文，陳宏偉，等，譯.北京:電子工業(yè)出版社，2010:322-323.

［16］Delorme N，Belleville M，Chilo J.Inductance and capacitance analytic formulas for VLSI interconnects［J］.Electronics Letters，1996，32(11):996-997.

［17］Pamunuwa D，Zheng L R，Tenhunen H.Maximizing throughput over parallel wire structures in the deep submicrometer regime［J］.IEEE Transactions on Very Large Scale Integration Systems，2003，11(2):224-243.

［18］Hall S H，Heck H L.高級(jí)信號(hào)完整性技術(shù)［M］.張徐亮，鮑景富，張雅麗，等，譯.北京:電子工業(yè)出版社，2011:107-109.

［19］Chen Y C ，Yang S H，Sun L G，et al.Frequency and time domain crosstalk signal analysis for integrated highdensity circuits［C］∥Proceeding of Global Congress on Intelligent Systems.Xiamen:IEEE，2009:334-337.