霍海龍

(河南省神火煤業(yè)公司新莊煤礦 信息自動(dòng)化中心，河南 476600)

0 引言

高性能的伺服驅(qū)動(dòng)系統(tǒng)往往采用高分辨率和高通信速度的編碼器作為電機(jī)的位置傳感器，以獲得速度和絕對(duì)值位置等信息。而高分辨率和高速度的編碼器通常要求可以實(shí)現(xiàn)正余弦信號(hào)到位置參量的轉(zhuǎn)換，并且通過較少數(shù)量的導(dǎo)線傳輸高速的數(shù)字信號(hào)，以滿足伺服驅(qū)動(dòng)系統(tǒng)對(duì)位置信息更高的精度和響應(yīng)速度要求［1］。目前伺服驅(qū)動(dòng)系統(tǒng)多采用絕對(duì)值編碼器，因?yàn)槠浞直媛时仍隽啃途幋a器顯著提高，這對(duì)于控制系統(tǒng)的初始轉(zhuǎn)矩和提高響應(yīng)速度有很大的改善。

1 BiSS協(xié)議

德國 IC-Haus公司提出的 BiSS(Bidirectional Synchronous Serial)協(xié)議是一種開放式協(xié)議，具有高速(10MHz)、全數(shù)字的特點(diǎn)，并且可以實(shí)現(xiàn)1個(gè)主站對(duì)8個(gè)從站的總線連接。其在通訊速度、產(chǎn)品適應(yīng)性以及開發(fā)成本等綜合方面，遠(yuǎn)比其他一些同類常用串行通訊協(xié)議更具優(yōu)勢(shì)。下表為BiSS協(xié)議與其他一些主流通訊協(xié)議的比較。

由表1可知，BiSS協(xié)議通訊速率高于其它協(xié)議，總線連接方式、報(bào)警位、協(xié)議長度可調(diào)整，工業(yè)應(yīng)用靈活性好，無協(xié)議產(chǎn)權(quán)成本，全數(shù)字接口無模擬量器件成本?？梢姡谕ㄐ潘俣?、產(chǎn)品適應(yīng)性、成本等綜合方面，BiSS協(xié)議具有很好的發(fā)展前景［5］。

表1 BiSS協(xié)議與其它同類協(xié)議對(duì)比

通過BiSS接口電路可以在編碼器和驅(qū)動(dòng)器之間實(shí)現(xiàn)如下兩種工作模式［4］:

傳感器模式(Sensor-Mode):具有很高的位置傳感更新速度;

寄存器模式(Register-Mode):用于配置編碼器或驅(qū)動(dòng)器。

如圖1所示，在點(diǎn)對(duì)點(diǎn)的連接方式下由主機(jī)發(fā)送 MA(master)信號(hào)，編碼器返回 SL(slave)信號(hào)，SL的返回信號(hào)是和MA的時(shí)鐘同步的。

圖1 BiSS數(shù)據(jù)傳輸連接示意圖(點(diǎn)對(duì)點(diǎn)連接)

1.1 傳感器模式

在運(yùn)動(dòng)控制系統(tǒng)中，編碼器將連續(xù)工作在傳感器模式下。目前伺服驅(qū)動(dòng)的架構(gòu)所采用的更新速度為16 kHz或更高，因此為了優(yōu)化反饋控制環(huán)的性能，系統(tǒng)延時(shí)必須最小化［4］。在BiSS協(xié)議接口電路中，如果以10 MHz的時(shí)鐘速度來傳輸32位的位置信息(含6位的CRC校驗(yàn)位)，大約需要5 us(包括編碼器內(nèi)部處理延時(shí))。傳輸時(shí)間取決于編碼器位置信息的位數(shù)和系統(tǒng)延時(shí)。其傳輸波形如下圖2所示。

圖2 傳感器模式下數(shù)據(jù)傳輸波形示意圖

傳感器模式下，首先由MA發(fā)出一個(gè)下降沿脈沖作為請(qǐng)求編碼器位置信號(hào)，緊接著在小于協(xié)議所規(guī)定的時(shí)間(timeoutSENS)內(nèi)發(fā)出高電平，然后繼續(xù)提供時(shí)鐘信號(hào)。編碼器在MA發(fā)出第2個(gè)上升沿時(shí)回發(fā)一個(gè)低電平作為對(duì)請(qǐng)求信號(hào)的應(yīng)答。SL隨后的第一高電平作為開始發(fā)送編碼器有效位置信息的起始信號(hào)。從MA的第2個(gè)上升沿至SL的第一個(gè)上升沿之間的延時(shí)包含總線延時(shí)和忙延時(shí)，BiSS協(xié)議通過延時(shí)補(bǔ)償，即相應(yīng)地延長MA時(shí)鐘信號(hào)，來保證高波特率時(shí)通訊的準(zhǔn)確性［2］。

編碼器位置信息的長度取決于其具體型號(hào)，處于9到45位之間，另加一位報(bào)錯(cuò)位和一位警告位，最長可達(dá)47位。這些數(shù)據(jù)是通過緊隨其后的6位CRC校驗(yàn)位來保證其傳輸可靠性的。SL的最后一位為可選的多周期數(shù)據(jù)，當(dāng)MA高電平維持時(shí)間大于timeoutSENS時(shí)，SL恢復(fù)至高電平，結(jié)束一幀數(shù)據(jù)的傳輸。

1.2 寄存器模式

BiSS協(xié)議的一個(gè)極大優(yōu)點(diǎn)是，通過寄存器模式，既可以讀取編碼器參數(shù)，也可以存儲(chǔ)參數(shù)于編碼器，并且可以查看更詳細(xì)的報(bào)警和警告內(nèi)容，比如污損、過壓、過熱、老化以及用戶自定義的溫度限制等。這些參數(shù)均可以存放于一個(gè)256字節(jié)的寄存器組。BiSS協(xié)議的上位機(jī)可以通過寄存器模式對(duì)編碼器內(nèi)部的非易失存儲(chǔ)器(EEPROM)進(jìn)行讀寫操作。

在寄存器模式下，MA在提供時(shí)鐘的同時(shí)，需要攜帶寄存器地址、寄存器值等信息。寄存器地址和寄存器值等信息是通過PWM(Pulse Width Modulation)編碼實(shí)現(xiàn)的，即采用兩種不同占空比的PWM分別來表示數(shù)據(jù)“0”和“1”［3］。當(dāng)占空比在10% ～30%之間時(shí)表示數(shù)據(jù)“0”;當(dāng)占空比在70% ～90%之間時(shí)表示數(shù)據(jù)“1”。BiSS寄存器模式下的數(shù)據(jù)傳輸速率在10 kHz～250 kHz之間，通常將BiSS寄存器模式下的時(shí)鐘頻率設(shè)為通訊速率的4倍，因此當(dāng)PWM占空比為25%時(shí)，表示數(shù)據(jù)“0”;當(dāng)PWM占空比為75%時(shí)，表示數(shù)據(jù)“1”。

圖3為寄存器模式下讀編碼器參數(shù)波形示意圖。MA通過第一個(gè)低電平的時(shí)間大于timeoutSENS，將SL的工作模式切換至寄存器模式。然后MA發(fā)送地址序列，包括1位起始位、3位SL ID、7位寄存器地址，隨后是WNR位(“0”)和4位CRC校驗(yàn)位。當(dāng)讀取內(nèi)部寄存器時(shí)，編碼器并不需要額外的處理時(shí)間，將立即回發(fā)對(duì)應(yīng)寄存器地址的參數(shù);當(dāng)讀取外部EEPROM參數(shù)時(shí)，SL的輸出因數(shù)據(jù)準(zhǔn)備時(shí)間的影響將產(chǎn)生延時(shí)。每次讀取的8位寄存器參數(shù)均由4位的CRC校驗(yàn)位來保證其準(zhǔn)確性［2］。

圖3 寄存器模式下讀編碼器參數(shù)波形示意圖

圖4為寄存器模式下寫編碼器參數(shù)波形示意圖。對(duì)寄存器進(jìn)行寫參數(shù)時(shí)，編碼器確認(rèn)所在的工作模式，之后MA發(fā)送地址序列以及寫信號(hào)WNR(“1”)和CRC校驗(yàn)位。在第二個(gè)起始位之后，MA傳送要寫的8位參數(shù)和4位CRC校驗(yàn)位，此時(shí)編碼器以滯后于MA一個(gè)時(shí)鐘的延時(shí)按二進(jìn)制逐位回發(fā)這8位參數(shù)和4位CRC校驗(yàn)位作為確認(rèn)。往EEPROM寫參數(shù)的操作是由編碼器后臺(tái)完成的，可以通過再次讀取來確認(rèn)是否已經(jīng)將參數(shù)寫進(jìn)去［2］。

圖4 寄存器模式下寫編碼器參數(shù)波形示意圖

2 BiSS協(xié)議編碼器應(yīng)用于伺服驅(qū)動(dòng)系統(tǒng)

基于BiSS協(xié)議的各方面優(yōu)點(diǎn)，目前已有德國IC-Haus，美國Danaher(Hengstler)等多家公司使用。同時(shí)，BiSS與SSI協(xié)議接口兼容，方便SSI使用者和廠商系統(tǒng)升級(jí)。因此，BiSS協(xié)議編碼器的應(yīng)用領(lǐng)域也越來越廣。

國內(nèi)外高端交流伺服驅(qū)動(dòng)系統(tǒng)中普遍采用FPGA+DSP結(jié)構(gòu)，DSP用來實(shí)現(xiàn)矢量變換和其它算法流程;FPGA用以實(shí)現(xiàn)譯碼、A、B、Z信號(hào)輸出、I/O擴(kuò)展等功能，F(xiàn)PGA中尚有很多資源沒有得到充分利用。開發(fā)基于FPGA的BiSS協(xié)議編碼器接口，實(shí)現(xiàn)與BiSS協(xié)議編碼器的雙工通訊，接收高速數(shù)據(jù)流，替代廠家提供的專用接收芯片，不僅可以大幅度降低產(chǎn)品成本，而且可以減少焊接芯片所需的PCB板上的空間。

由于BiSS基于RS485/422技術(shù)，10MHz的時(shí)鐘頻率可以使編碼器的位置更新速度達(dá)到5 μs～20 μs。如此高的更新速度可以保證伺服驅(qū)動(dòng)系統(tǒng)在低速時(shí)的超平滑控制性能，如切削加工。通常，絕對(duì)值系統(tǒng)會(huì)發(fā)生“當(dāng)速度和轉(zhuǎn)矩抖動(dòng)達(dá)到四倍線速時(shí)性能降低”，而BiSS沒有這個(gè)限制。所以帶BiSS編碼器的伺服電機(jī)可以幫助設(shè)計(jì)者實(shí)現(xiàn)更高的精度和響應(yīng)速度要求。

3 BiSS的硬件設(shè)計(jì)和FPGA的實(shí)現(xiàn)

3.1 硬件設(shè)計(jì)

BiSS協(xié)議接口電路基于LFXP3C FPGA進(jìn)行設(shè)計(jì)，BiSS時(shí)鐘信號(hào)采用MAX3462進(jìn)行差分信號(hào)的發(fā)送，F(xiàn)PGA接收的差分?jǐn)?shù)據(jù)信號(hào)采用高速光耦HCPL－0708進(jìn)行電平轉(zhuǎn)換。接口電路如圖5所示。

3.2 FPGA 實(shí)現(xiàn)

軟件設(shè)計(jì)結(jié)構(gòu)圖如圖6所示。

BiSS代碼采用VHDL語言編寫，在isp LEVER集成開發(fā)環(huán)境中進(jìn)行編譯、綜合、布局布線之后，占用LFXP3C FPGA的40%左右的邏輯資源。在實(shí)際設(shè)計(jì)中，BiSS協(xié)議被設(shè)計(jì)成傳感器和寄存器兩個(gè)模塊。另外，還要特別注意對(duì)控制命令和寫數(shù)據(jù)進(jìn)行鎖存，禁止在編碼器的一個(gè)讀寫操作內(nèi)進(jìn)行更新，以免發(fā)生讀寫錯(cuò)誤。另外，在傳感器模式下，采用節(jié)拍技術(shù)對(duì)脈沖進(jìn)行采樣，以增加數(shù)據(jù)傳輸?shù)目煽啃浴?shí)驗(yàn)證明，在考慮到總線延時(shí)以及收發(fā)器上升下降時(shí)間等因素的影響，在第四個(gè)節(jié)拍上對(duì)編碼器回發(fā)的脈沖進(jìn)行采樣所得到的數(shù)據(jù)比較準(zhǔn)確可靠。

3.3 實(shí)驗(yàn)測試結(jié)果

該實(shí)驗(yàn)控制系統(tǒng)采用Hengstler AD34－1219編碼器進(jìn)行測試，其多圈MT和單圈ST精度分別為12位和19位。

(1)圖7為閉環(huán)控制中，編碼器絕對(duì)值位置(MT+ST)數(shù)據(jù)傳輸波形圖。從圖中可以讀到 MT=1138，ST=244875，CRC=001101(二進(jìn)制)。該傳輸速率為2.5Mb/s，傳輸一幀數(shù)據(jù)的總時(shí)間大約20us，如果采用10Mb/s通訊，則實(shí)際傳輸時(shí)間將減少到5us左右。

圖7 傳感器模式實(shí)測波形圖

(2)圖8為讀編碼器寄存器地址0x81的數(shù)據(jù)37(BCD碼)的波形圖。傳輸速率為100Kb/s。

圖8 寄存器模式下讀編碼器參數(shù)實(shí)測波形圖

(3)寫編碼器寄存器數(shù)據(jù)波形圖

圖9為向編碼器寄存器地址0x81寫數(shù)據(jù)37(BCD碼)的波形圖。傳輸速率為100Kb/s。

圖9 寄存器模式下寫編碼器參數(shù)實(shí)測波形圖

3 結(jié)論

綜上所述，BiSS協(xié)議具有其他通信協(xié)議不可比擬的優(yōu)勢(shì)。未來3年～5年內(nèi)，以BiSS代表的高速雙向同步串行通訊編碼器，由于精度高，傳輸速度快(循環(huán)發(fā)送周期短)，安全可靠性高和安裝調(diào)試方便等優(yōu)點(diǎn)，必將成為伺服驅(qū)動(dòng)領(lǐng)域編碼器的主流。

［1］ JENS ONNO KRAN.基于正余弦編碼器反饋處理的FPGA在伺服驅(qū)動(dòng)中的應(yīng)用［J］.電力電子，2008(1):12－16.

［2］ HENGSTLER Technical Data sheet Interface:ACURO Interface SSI and BiSS_230606MHR［C］.

［3］ HENGSTLER APPLICATION NOTE:BiSS Interface Specifications［S］.

［4］ JENS ONNO KRAH.Resource Optimized BiSS Master Interface for High Resolution Encoders［C］.PCIM EUROPE 2006PROCEEDINGS，479－484.

［5］ 肖鯤.基于FPGA的BiSS協(xié)議光電編碼器通信模塊設(shè)計(jì)［J］.電子測量技術(shù)，2008，31(7):188－191.