解維坤，白月芃，季偉偉，王厚軍

（1.電子科技大學(xué)自動(dòng)化學(xué)院，成都 610097；2.中國(guó)電子科技集團(tuán)公司第五十八研究所，江蘇無(wú)錫 214035；3.電子科技大學(xué)深圳高等研究院，深圳 518110）

1 引言

NAND Flash 因具有非易失性、成本低、存儲(chǔ)容量大的優(yōu)點(diǎn)，在市場(chǎng)中所占比例與日俱增，手機(jī)、數(shù)碼相機(jī)等數(shù)字移動(dòng)設(shè)備中的存儲(chǔ)器大多為Flash 型存儲(chǔ)器。隨著半導(dǎo)體制造工藝技術(shù)的進(jìn)步，NAND Flash 朝著單元尺寸更小、編程電壓更低、存儲(chǔ)容量更大的方向發(fā)展，這造成了NAND Flash 存儲(chǔ)單元間互相影響的概率提高，導(dǎo)致存儲(chǔ)器的可靠性下降，因此在使用之前需要排除由于制造工藝、老化等情況而失效的存儲(chǔ)器，降低數(shù)據(jù)損失的可能性，這對(duì)NAND Flash 存儲(chǔ)器的測(cè)試至關(guān)重要。常見(jiàn)的測(cè)試方法主要利用自動(dòng)測(cè)試機(jī)臺(tái)，通過(guò)嵌入式軟件或搭建內(nèi)建自測(cè)試（MBIST）電路來(lái)完成測(cè)試。由于MBIST 可以達(dá)到全速測(cè)試的模式，并且可以降低測(cè)試成本，所以被廣泛采用。存儲(chǔ)器MBIST 的主要部分是測(cè)試算法，因此在進(jìn)行MBIST 電路設(shè)計(jì)時(shí)重點(diǎn)在于選擇一個(gè)故障覆蓋率高且測(cè)試時(shí)間花費(fèi)少的測(cè)試算法。本文以NAND Flash的故障類型為基點(diǎn)，分析了已有測(cè)試算法的故障覆蓋率以及測(cè)試時(shí)間，March-like 對(duì)測(cè)試故障覆蓋較全，但對(duì)讀編程干擾故障覆蓋不完全并且無(wú)法檢測(cè)讀干擾故障，本文提出一種改進(jìn)的March-like 算法，有效解決了以上問(wèn)題。

2 NAND Flash 故障類型

Flash 存儲(chǔ)器的基本存儲(chǔ)單元是浮柵場(chǎng)效應(yīng)管，主要是由襯底、隧道氧化層、多晶浮柵（FG）、柵間絕緣層、多晶控制柵（CG）以及源極、漏極組成。根據(jù)多晶浮柵中存儲(chǔ)的電荷量可以判斷存儲(chǔ)器存儲(chǔ)的數(shù)據(jù)。NAND Flash 字符串由多個(gè)基本存儲(chǔ)單元以及兩個(gè)選擇晶體管（SGD,SGS）構(gòu)成，多個(gè)存儲(chǔ)單元順序相連，兩個(gè)晶體管分別連在源極和漏極，多個(gè)NAND Flash字符串組合在一起構(gòu)成陣列。一條字線上所有單元是一頁(yè)，多個(gè)頁(yè)構(gòu)成塊。NANDFlash 陣列結(jié)構(gòu)如圖1 所示。

圖1 NAND Flash 陣列結(jié)構(gòu)

Flash 故障類型包括一般SRAM 型存儲(chǔ)器所具有的固定型故障（SAF）、轉(zhuǎn)換故障（TF）、地址譯碼故障（AF）和固定開(kāi)路故障（SOF）等。此外，由于Flash 的特殊物理結(jié)構(gòu)，F(xiàn)lash 存儲(chǔ)器的很多存儲(chǔ)單元都連接到相同的位線或字線上，因此Flash 還存在一些特有故障，如圖2 所示。

圖2 Flash 中特有的故障

（1）字線擦除干擾（WED），當(dāng)對(duì)一個(gè)存儲(chǔ)單元進(jìn)行編程操作的時(shí)候，與其位于同一字線上的存儲(chǔ)單元被擦除。

（2）位線擦除干擾（BED），當(dāng)對(duì)一個(gè)存儲(chǔ)單元進(jìn)行編程操作的時(shí)候，與其位于同一位線上的存儲(chǔ)單元被擦除。

（3）字線編程干擾（WPD），當(dāng)對(duì)一個(gè)存儲(chǔ)單元進(jìn)行編程操作的時(shí)候，與其位于同一字線上的存儲(chǔ)單元被編程。

（4）位線編程干擾（BPD），當(dāng)對(duì)一個(gè)存儲(chǔ)單元進(jìn)行編程操作的時(shí)候，與其位于同一位線上的存儲(chǔ)單元被編程。

（5）過(guò)度擦除干擾（OED），擦除操作導(dǎo)致存儲(chǔ)單元的閾值電壓降低和位線泄漏，從而導(dǎo)致該單元不能正常編程，需要對(duì)其進(jìn)行連續(xù)編程操作后，存儲(chǔ)單元可以恢復(fù)。

（6）過(guò)度編程干擾（OPD），存儲(chǔ)單元在編程過(guò)程中，有多余的電子進(jìn)入浮柵層，導(dǎo)致過(guò)度編程不被正常擦除，需要對(duì)其進(jìn)行連續(xù)擦除操作后，存儲(chǔ)單元可以恢復(fù)。

（7）讀編程干擾（RPD），在讀取存儲(chǔ)單元時(shí)，進(jìn)行讀操作的各個(gè)端口的工作電壓條件與編程操作的相似，只是電壓差不同，因此在讀操作過(guò)程中可能出現(xiàn)漏端熱電子注入從而導(dǎo)致編程操作。

（8）讀干擾（RD），在某存儲(chǔ)單元連續(xù)進(jìn)行讀操作時(shí)，對(duì)位于同一字線或同一位線的存儲(chǔ)單元中存儲(chǔ)電量產(chǎn)生影響。

3 測(cè)試算法分析

為檢測(cè)固定故障，根據(jù)Flash 擦除特性，可以在擦除后讀取邏輯1，再寫(xiě)入邏輯0 即可檢驗(yàn)。為檢測(cè)轉(zhuǎn)換故障，需要進(jìn)行3 次寫(xiě)入、讀取操作，依次寫(xiě)入010 或101 后讀取并與期望值比較，對(duì)于Flash 僅需完成1 到0 的寫(xiě)入。為檢測(cè)固定開(kāi)路故障，需要在擦除后檢測(cè)是否為1，寫(xiě)入0 后讀取，判斷結(jié)果是否為0。為檢測(cè)地址譯碼故障，需要檢測(cè)經(jīng)譯碼電路后實(shí)際物理地址與邏輯地址是否對(duì)應(yīng)，擦除后按地址升序，讀1、寫(xiě)0、讀0，再擦除并按地址降序，讀1、寫(xiě)0、讀0。針對(duì)Flash 的故障，現(xiàn)有的測(cè)試算法如表1 所示。Erase 為擦除操作，R為讀操作，W 為編程操作，↑為地址升序，↓為地址降序，↑↓為地址升序、降序均可。

表1 現(xiàn)有的Flash 測(cè)試算法

對(duì)現(xiàn)有測(cè)試算法進(jìn)行分析，March-like 為故障覆蓋率較高的測(cè)試算法，但無(wú)法檢測(cè)到讀干擾故障且對(duì)讀編程干擾故障檢測(cè)不全，因?yàn)樵谶M(jìn)行R1111 操作后直接進(jìn)行編程操作，如果出現(xiàn)讀編程干擾故障則無(wú)法被檢測(cè)到。此外，由于Flash 的擦除時(shí)間為ms 級(jí)，編程時(shí)間為μs 級(jí)，讀取時(shí)間為ns 級(jí)，為了降低測(cè)試所需時(shí)間，應(yīng)盡可能減少擦除和編程的次數(shù)，March-like 算法的測(cè)試復(fù)雜度為6(F)+6n(P)+10n(R)，n 為頁(yè)數(shù)，測(cè)試復(fù)雜度較高且測(cè)試效率低。

因此，對(duì)March-like 算法進(jìn)行改進(jìn)。根據(jù)對(duì)故障模型的分析，為檢測(cè)讀編程干擾故障，需要有連續(xù)兩次的讀1 操作，但目前的測(cè)試算法中并不包含，因此需要在↑(R1,W0,R0)步驟中多添加一次讀1 和讀0 操作，改為↑(R12,W0,R02)，其中R12和R02代表重復(fù)讀2次。由于讀操作所占用的時(shí)間僅為ns 級(jí)，與擦除和編程操作相比，讀取次數(shù)增加對(duì)總時(shí)間的影響甚微。

根據(jù)以上分析，本文提出的改進(jìn)March-like 算法不但提高了測(cè)試故障覆蓋率，還提高了測(cè)試算法的效率，減少了測(cè)試所需時(shí)間。具體算法如下：

其中Pcheckboard為棋盤格向量，Pcheckboard為棋盤格反向量，R12期望讀取響應(yīng)為1。相較March-like 算法，改進(jìn)的測(cè)試算法復(fù)雜度降低，僅為4(F)+4n(P)+12n(R)。由于讀取時(shí)間較短，因此主要測(cè)試復(fù)雜度減少了2(F)+2n(P)，測(cè)試時(shí)間約減少30%。測(cè)試算法的故障覆蓋情況如表2 所示。改進(jìn)的March-like 可以實(shí)現(xiàn)對(duì)讀編程干擾以及讀干擾故障類型的全覆蓋，故障覆蓋率提升了16.7%。

表2 Flash 測(cè)試算法的故障覆蓋情況

4 MBIST 電路設(shè)計(jì)與驗(yàn)證

4.1 MBIST 電路設(shè)計(jì)

MBIST 具體電路如圖3 所示，包括測(cè)試地址生成器、測(cè)試向量生成器、控制信號(hào)生成器以及BIST 控制器和比較器等。BIST 控制器主要以有限狀態(tài)機(jī)的形式來(lái)實(shí)現(xiàn)，可協(xié)調(diào)控制各模塊。地址生成器用于生成測(cè)試地址，完成測(cè)試算法中地址的遞增、遞減，主要采用加法器實(shí)現(xiàn)。向量生成器根據(jù)測(cè)試算法提供測(cè)試所需的向量，主要產(chǎn)生4 種不同的向量。比較器對(duì)從Flash中讀出的向量與向量生成器產(chǎn)生的向量進(jìn)行比較，以判斷Flash 是否存在故障。bist_on 信號(hào)控制測(cè)試的開(kāi)始，bist_done 信號(hào)為高時(shí)表明測(cè)試完成，bist_error 為高則表明在測(cè)試過(guò)程中出現(xiàn)故障。

圖3 MBIST 具體電路

BIST 控制器對(duì)整個(gè)測(cè)試過(guò)程進(jìn)行控制，包括對(duì)存儲(chǔ)器的讀寫(xiě)擦除控制、數(shù)據(jù)產(chǎn)生器測(cè)試向量的產(chǎn)生控制、比較器的控制、地址生成器產(chǎn)生升序的地址序列還是降序的地址序列控制。在BIST 控制器中包含了測(cè)試算法的狀態(tài)機(jī)。向量生成器結(jié)合測(cè)試算法的設(shè)計(jì)，根據(jù)需要產(chǎn)生全1、全0、AA、FF 的測(cè)試向量激勵(lì)，并按照不同的地址寫(xiě)入不同的測(cè)試向量，構(gòu)成測(cè)試圖形?？刂菩盘?hào)生成器主要用于控制NAND Flash 的WE、RE、CLE、ALE 等控制信號(hào)的產(chǎn)生，在BIST 控制器的作用下產(chǎn)生使NAND Flash 可以工作的時(shí)序。采用二進(jìn)制計(jì)數(shù)器作為地址生成器，根據(jù)NAND Flash的特性，地址只能按順序進(jìn)行寫(xiě)入，地址是由頁(yè)地址加塊地址構(gòu)成的。首先把地址置為0，在測(cè)試算法按升序進(jìn)行時(shí)，每執(zhí)行完一段操作序列后，頁(yè)地址加1 直到達(dá)到塊內(nèi)的最大頁(yè)地址后，頁(yè)地址復(fù)位為0，塊地址加1，重復(fù)直至達(dá)到NAND Flash 的最大地址。進(jìn)行降序操作的時(shí)候，從最大的塊地址進(jìn)行遞減，但由于NAND Flash 的寫(xiě)特性，在塊內(nèi)進(jìn)行寫(xiě)操作的時(shí)候，仍需進(jìn)行遞加操作。

4.2 FPGA 板極驗(yàn)證

MBIST 電路實(shí)現(xiàn)流程如圖4 所示。根據(jù)bist_on信號(hào)判斷NAND Flash 存儲(chǔ)器處于什么工作狀態(tài)：當(dāng)bist_on 信號(hào)為0 時(shí)，NAND Flash 處于正常工作狀態(tài)，可以通過(guò)外部的控制信號(hào)對(duì)其進(jìn)行讀取、編程等操作；當(dāng)bist_on 信號(hào)為1 時(shí)，進(jìn)入測(cè)試工作狀態(tài)，此時(shí)，MBIST 電路中的向量生成器以及地址生成器在BIST控制器的控制下執(zhí)行測(cè)試算法的一系列操作，并且比較器工作，根據(jù)對(duì)實(shí)際向量與期望向量比較的結(jié)果控制輸出信號(hào)bist_error 用于從外部觀察內(nèi)建自測(cè)試的結(jié)果。為了驗(yàn)證改進(jìn)March-like 算法的功能應(yīng)用性以及MBIST 電路的可實(shí)施性，通過(guò)搭建FPGA 最小系統(tǒng)板進(jìn)行板級(jí)驗(yàn)證。FPGA 最小系統(tǒng)板用盡可能少的硬件達(dá)到系統(tǒng)工作的基本條件，主要包括了FPGA 芯片、時(shí)鐘電路、復(fù)位電路、供電電路以及JTAG 下載電路，為了后續(xù)工作實(shí)現(xiàn)，還包括了RS232 通信電路。

圖4 MBIST 電路實(shí)現(xiàn)流程

5 實(shí)驗(yàn)結(jié)果分析

本文采用NAND Flash 的行為模型進(jìn)行仿真驗(yàn)證，以MT29F16G16 為例，通過(guò)在行為模型中加入故障仿真用于完成對(duì)故障的檢測(cè)。在行為模型中的擦除時(shí)間和編程時(shí)間相應(yīng)縮短，僅用于驗(yàn)證測(cè)試算法的有效性。以測(cè)試一個(gè)塊內(nèi)存儲(chǔ)單元為例，改進(jìn)算法在存儲(chǔ)器MBIST 電路中的仿真結(jié)果如圖5 所示，bist_done信號(hào)拉高證明了測(cè)試已經(jīng)完成，在bist_done 拉高前bist_error 信號(hào)一直保持低電平狀態(tài)，表明在測(cè)試過(guò)程中未檢測(cè)到故障。在行為模型中仿真故障類型以驗(yàn)證改進(jìn)測(cè)試算法對(duì)于讀干擾、讀編程干擾故障的覆蓋。

圖5 改進(jìn)算法在存儲(chǔ)器MBIST 電路中的仿真結(jié)果

在NAND Flash 的行為模型中添加讀編程干擾故障，首先擦除整個(gè)Flash，并在對(duì)Flash 的第一個(gè)塊的讀取過(guò)程中，隨機(jī)選擇一個(gè)地址寫(xiě)入16’hFFFD 用于模擬讀編程干擾，March-like 算法對(duì)讀編程干擾故障的檢測(cè)結(jié)果如圖6 所示，在讀取后直接進(jìn)行數(shù)據(jù)的寫(xiě)入操作，可以觀察到bist_error 信號(hào)一直保持低電平狀態(tài)，無(wú)法檢測(cè)到讀編程干擾故障。改進(jìn)March-like 算法對(duì)讀編程干擾故障的檢測(cè)結(jié)果如圖7 所示，改進(jìn)后的March-like 算法進(jìn)行兩次讀取操作，bist-error 信號(hào)拉高表明檢測(cè)到故障的出現(xiàn)，可以檢測(cè)到單元出現(xiàn)讀編程干擾故障。

圖6 March-like 算法對(duì)讀編程干擾故障的檢測(cè)結(jié)果

圖7 改進(jìn)March-like 算法對(duì)讀編程干擾故障的檢測(cè)結(jié)果

在March-like 算法中沒(méi)有對(duì)讀干擾故障的敏化操作，讀干擾故障存在于連續(xù)讀的過(guò)程中，在對(duì)Flash 的實(shí)際使用中，會(huì)存在連續(xù)讀取的操作，因此在故障檢測(cè)過(guò)程中，應(yīng)包含對(duì)存儲(chǔ)單元進(jìn)行連續(xù)讀取過(guò)程中可能會(huì)出現(xiàn)的故障的敏化操作。在行為模型中，當(dāng)對(duì)同一頁(yè)進(jìn)行一次以上讀操作后，對(duì)位于同一字線或同一位線的任意存儲(chǔ)單元寫(xiě)入16’hFFDF，進(jìn)行讀干擾故障的仿真，結(jié)果如圖8 所示，bist_error 信號(hào)有產(chǎn)生一個(gè)高電平，證明改進(jìn)后的March-like 算法可以檢測(cè)到讀干擾故障。

圖8 改進(jìn)March-like 算法檢測(cè)讀干擾的仿真結(jié)果

將March-like 算法與改進(jìn)后的March-like 算法進(jìn)行對(duì)比分析，被測(cè)試的NAND Flash 塊擦除時(shí)間為3 ms，頁(yè)編程時(shí)間為600 μs，頁(yè)讀取時(shí)間為25 μs，改進(jìn)后的March-like 算法長(zhǎng)度為4(F)+4n(P)+12n(R)，March-like 算法長(zhǎng)度為6(F)+6n(P)+10n(R)。

在FPGA 的最小系統(tǒng)板上對(duì)搭建的內(nèi)建自測(cè)試電路進(jìn)行板級(jí)驗(yàn)證，為了驗(yàn)證軟件仿真結(jié)果與硬件板上實(shí)測(cè)結(jié)果是否一致，通過(guò)使用Quartus 工具中的SignalTap 進(jìn)行在線調(diào)試。通過(guò)FPGA 對(duì)實(shí)物MT29F16G16 型NAND Flash 進(jìn)行板級(jí)驗(yàn)證，通過(guò)SignalTap 采樣的波形如圖9 所示，可以證明測(cè)試已經(jīng)完成，并且沒(méi)有檢測(cè)到故障。

圖9 通過(guò)SignalTap 采樣的波形

6 結(jié)論

本文討論了NAND Flash 存在的故障類型，并對(duì)當(dāng)前被大眾采用的測(cè)試算法進(jìn)行分析，針對(duì)目前故障覆蓋最廣泛的March-like 測(cè)試算法進(jìn)行改進(jìn)，相較于原March-like 算法，改進(jìn)March-like 可以覆蓋到讀干擾、讀編程干擾故障的檢測(cè)，并且在測(cè)試時(shí)間上減少了30%，此外，改進(jìn)March-like 測(cè)試算法也可以應(yīng)用于NAND Flash 的機(jī)臺(tái)測(cè)試。通過(guò)故障仿真模型驗(yàn)證了改進(jìn)March-like 算法的故障覆蓋情況（可實(shí)現(xiàn)對(duì)讀干擾故障的全覆蓋以及讀編程干擾故障的檢測(cè)），并通過(guò)FPGA 對(duì)NAND Flash 的測(cè)試驗(yàn)證了內(nèi)建自測(cè)試電路可以正常工作。