宋俊欣，楊旭，潘碑，柳超

（南京電子器件研究所，南京210016）

1 引言

近年來(lái)，隨著GaAs、GaN 和單片微波集成電路（MMIC）技術(shù)的發(fā)展[1-2]，有源相控陣?yán)走_(dá)[3]以其各種優(yōu)勢(shì)，逐步成為目前主流的雷達(dá)模式。在軍用領(lǐng)域，隨著成本逐漸降低，越來(lái)越多的新研雷達(dá)在設(shè)計(jì)上都會(huì)選用有源相控陣的模式。收發(fā)（T/R）組件[3]作為有源相控陣?yán)走_(dá)的核心部件，對(duì)小型化、低成本的要求較高，傳統(tǒng)的模擬T/R 組件通常采用多芯片組件（MCM）式的一體化設(shè)計(jì)[4]。相較于模擬T/R 組件，數(shù)字T/R 組件每個(gè)通道需要增加2 次變頻功能，功能上更復(fù)雜，單個(gè)組件需用的器件數(shù)量遠(yuǎn)大于模擬T/R 組件數(shù)量。如果仍采用MCM 式的一體化設(shè)計(jì)，會(huì)給裝配和調(diào)試帶來(lái)較大難度，生產(chǎn)效率難以大幅提高。

三維系統(tǒng)級(jí)封裝（SiP）模塊[5]利用三維堆疊技術(shù)和球柵陣列（BGA）封裝技術(shù)，為一直以來(lái)微波組件模塊化的難題提供了兼顧小型化和模塊化的解決方案。三維堆疊技術(shù)可大幅提高模塊內(nèi)部的集成度，同時(shí)利用金屬陶瓷BGA 封裝的自屏蔽特性，可省去傳統(tǒng)微波組件中占用大量空間的金屬隔墻，大幅度節(jié)省組件空間。

結(jié)合數(shù)字T/R 組件目前遇到的問(wèn)題和三維SiP 模塊的發(fā)展情況，本文提出了適用于多通道數(shù)字T/R 組件的模塊化解決方案，并介紹了工作在Ku 波段和S波段的2 種小型化SiP 變頻模塊的研制情況。

2 數(shù)字T/R 組件模塊化方案

數(shù)字T/R 組件模塊化設(shè)計(jì)原理如圖1 所示。數(shù)字T/R 組件通常包含2 次變頻功能，可將單個(gè)通道拆分為1 個(gè)前端模塊和2 個(gè)變頻模塊。前端模塊包含功率放大器、低噪聲放大器和環(huán)形器（或大功率開(kāi)關(guān)），2 個(gè)變頻模塊共同實(shí)現(xiàn)2 次變頻功能。前端模塊由于包含功率器件，在設(shè)計(jì)時(shí)需優(yōu)先考慮模塊的散熱性能，且環(huán)形器尺寸較大，所以不適合采用SiP 模塊進(jìn)行實(shí)現(xiàn)。變頻模塊一般功耗較小，設(shè)計(jì)上可以更靈活，同時(shí)考慮數(shù)字T/R 組件可能有通道間距的限制及高隔離、高雜散的要求，故將變頻功能分散在2 個(gè)SiP 模塊內(nèi)，也方便了數(shù)字T/R 組件的設(shè)計(jì)。本文主要介紹的是2 種三維SiP 收發(fā)變頻模塊的設(shè)計(jì)，分別為Ku 波段、S 波段SiP 收發(fā)變頻模塊。

圖1 數(shù)字T/R 組件模塊化設(shè)計(jì)原理

傳統(tǒng)的數(shù)字T/R 組件通常采用MCM 式的一體化設(shè)計(jì)，電路結(jié)構(gòu)復(fù)雜，設(shè)計(jì)難度大，組件整體采用定制化設(shè)計(jì)，設(shè)計(jì)成本高，研制周期長(zhǎng)，且內(nèi)部元器件種類、數(shù)量繁多，嚴(yán)重制約自動(dòng)化裝配，調(diào)試難度較大，生產(chǎn)效率難以大幅提高。相比而言，模塊化設(shè)計(jì)具有通用方案固化、封裝和接口定義固定、復(fù)用性強(qiáng)等優(yōu)點(diǎn)，模塊內(nèi)部元器件選型固定，元器件、封裝管殼、基板可批量備貨，有效控制研發(fā)成本，縮短研制周期，大大提高了生產(chǎn)效率。

3 三維SiP 模塊的設(shè)計(jì)

3.1 Ku 波段SiP 收發(fā)變頻模塊的設(shè)計(jì)

Ku 波段（15～17 GHz）SiP 收發(fā)變頻模塊可實(shí)現(xiàn)15～17 GHz 信號(hào)的一次上下變頻功能，收發(fā)變頻的功能通過(guò)切換開(kāi)關(guān)和雙向放大器來(lái)實(shí)現(xiàn)，中頻信號(hào)頻率為3.6 GHz±20 MHz，電路原理如圖2 所示。該模塊的指標(biāo)要求如表1 所示，P-1outR/P-1outT表示接收/發(fā)射信號(hào)輸出1 dB 壓縮點(diǎn)。

表1 Ku 波段SiP 收發(fā)變頻模塊的指標(biāo)要求

圖2 Ku 波段SiP 收發(fā)變頻模塊原理

模塊內(nèi)部在射頻鏈路和中頻鏈路上使用雙向放大器，節(jié)省了模塊內(nèi)部空間；通過(guò)收發(fā)轉(zhuǎn)換控制分時(shí)工作，保證了收發(fā)間的隔離度。模塊工作在下變頻方式時(shí)，信號(hào)混頻后會(huì)產(chǎn)生雜散信號(hào)，需利用濾波器濾除，保證主信號(hào)的正常工作。經(jīng)計(jì)算，中頻信號(hào)通帶內(nèi)存在高階雜散干擾，鏈路中采用FBAR 窄帶濾波器（3.6 GHz±20 MHz）濾除帶外雜散，帶外抑制比大于60 dBc；而對(duì)于帶內(nèi)雜散，則選用合適的混頻器，可使雜散抑制符合指標(biāo)要求，經(jīng)實(shí)測(cè)，混頻器對(duì)3.6 GHz±20 MHz 的帶內(nèi)交調(diào)雜散抑制比大于60 dBc。

該收發(fā)變頻模塊為高本振，對(duì)于高本振而言，鏡像頻率fimage=fRF+2fIF，fRF為射頻頻率，fIF為中頻頻率。計(jì)算可得fimage=（22.2～24.2）GHz，射頻鏈路采用帶寬為15～17.5 GHz 的GaAs 帶通濾波器抑制鏡頻干擾，抑制比大于50 dBc，符合指標(biāo)要求。為實(shí)現(xiàn)增益控制，在接收支路上接入6 位數(shù)控衰減器，實(shí)現(xiàn)0～31.5 dB 的增益控制。

3.2 S 波段SiP 收發(fā)變頻模塊的設(shè)計(jì)

S 波段SiP 收發(fā)變頻模塊可實(shí)現(xiàn)S 波段信號(hào)的一次上下變頻功能，并且內(nèi)部集成LC 帶通濾波器，中頻信號(hào)頻率為125 MHz±20 MHz，電路原理如圖3 所示，該模塊的指標(biāo)要求如表2 所示。

表2 S 波段SiP 收發(fā)變頻模塊的指標(biāo)要求

SiP 模塊內(nèi)部空間比較緊湊，傳統(tǒng)的腔體濾波器、介質(zhì)濾波器等一般尺寸較大，難以滿足使用要求。該模塊內(nèi)部最關(guān)鍵的設(shè)計(jì)為L(zhǎng)C 帶通濾波器，用普通表面貼裝電容和電感可以很方便地搭建LC 濾波器，考慮到表面貼裝電容和電感的容值、感值以及精度，在10～200 MHz 頻率范圍內(nèi)，LC 帶通濾波器容易實(shí)現(xiàn)。

在ADS 仿真軟件中建立濾波器電路模型，LC 濾波器仿真模型如圖4 所示，仿真結(jié)果如圖5 所示。圖5中S11和S22曲線重合，S12和S21曲線重合。S11（S22）為端口1（端口2）的電壓駐波比，表征端口1（端口2）的輸入回波損耗；S21表征端口2 匹配時(shí)，端口1 到端口2的正向傳輸系數(shù)[6]，S12表征端口1 匹配時(shí)，端口2 到端口1 的正向傳輸系數(shù)。

圖4 LC 濾波器仿真模型

圖5 LC 濾波器仿真結(jié)果

3.3 三維SiP 模塊的關(guān)鍵技術(shù)研究

3.3.1 BGA 封裝技術(shù)

本文中的三維SiP 模塊采用了陶瓷焊球陣列（CBGA）封裝，尺寸為14.2 mm×8.5 mm×3.8 mm。封裝的性能直接決定了模塊的性能，所以封裝的設(shè)計(jì)為重要的基礎(chǔ)設(shè)計(jì)。因射頻信號(hào)由封裝管殼的端口輸入/輸出，需對(duì)封裝管殼的微波端口進(jìn)行仿真設(shè)計(jì)，以確保管殼工作在Ku 波段以上有較好的射頻性能。在HFSS 中建立的BGA 封裝射頻端口的仿真模型如圖6所示，模型包括管殼端口的結(jié)構(gòu)、與電路板的連接和端口傳輸形式。

圖6 在HFSS 中建立的BGA 封裝射頻端口的仿真模型

經(jīng)過(guò)HFSS 的仿真設(shè)計(jì)和優(yōu)化，在DC 至30 GHz范圍內(nèi)，BGA 封裝端口射頻微波性能滿足微波傳輸?shù)囊螅抡娼Y(jié)果如圖7 所示，DC 至Ku 波段信號(hào)的傳輸性能良好。

圖7 BGA 封裝端口仿真結(jié)果

3.3.2 三維垂直互聯(lián)技術(shù)

新型的三維SiP 模塊廣泛采用了各種三維互聯(lián)技術(shù)，如板級(jí)堆疊工藝（POP）、多層板中微帶線到帶狀線過(guò)渡技術(shù)等。為實(shí)現(xiàn)高性能三維互聯(lián)，需要考慮封裝設(shè)計(jì)、電路設(shè)計(jì)、工藝等多方面的因素。由于三維SiP模塊是一項(xiàng)較新的技術(shù)，還需考慮工藝的可實(shí)現(xiàn)性，需要在實(shí)際工程中驗(yàn)證總結(jié)。

模塊通過(guò)三維垂直互聯(lián)技術(shù)中的POP 實(shí)現(xiàn)上下2 層的信號(hào)傳輸，以封裝載板作為上下基板，每層基板上裝配表面貼裝元器件、裸芯片，芯片與基板間進(jìn)行金絲鍵合，上下層基板間通過(guò)BGA 焊球互聯(lián)，焊球采用直徑為0.5 mm 的錫球[7]。三維SiP 模塊的結(jié)構(gòu)如圖8 所示。

圖8 三維SiP 模塊結(jié)構(gòu)

采用BGA 焊球?qū)崿F(xiàn)POP 堆疊可以降低平面電路面積和垂直互聯(lián)的寄生參數(shù)，有效提高模塊的集成度，提升模塊的微波性能。此三維垂直互聯(lián)方式一致性好，互聯(lián)傳輸路徑短并且在2 層基板間的BGA 焊球是柵陣列形式[8]，能有效實(shí)現(xiàn)微波信號(hào)的垂直傳輸。另外，在微波信號(hào)互聯(lián)焊盤周圍設(shè)置相應(yīng)的地焊盤，可以為微波信號(hào)的傳輸提供回流路徑，提高傳輸性能。

4 測(cè)試結(jié)果

Ku 波段SiP 收發(fā)變頻模塊外部采用金屬陶瓷BGA 封裝，內(nèi)部采用POP 堆疊技術(shù)，下層主要放置射頻和本振部分電路，上層主要放置中頻部分電路。整個(gè)模塊尺寸為14.2 mm×8.5 mm×3.8 mm。

S 波段SiP 收發(fā)變頻模塊與Ku 波段SiP 變頻模塊采用了同樣的金屬陶瓷BGA 封裝，內(nèi)部同樣包含雙層結(jié)構(gòu)，下層主要放置混頻電路，上層主要放置使用表面貼裝電容和電感搭建的LC 濾波器。

2 種SiP 收發(fā)變頻模塊的實(shí)測(cè)結(jié)果均符合設(shè)計(jì)要求，并可在高達(dá)85 ℃的環(huán)境溫度中工作。實(shí)測(cè)模塊時(shí)，信號(hào)經(jīng)過(guò)連接器、電纜、測(cè)試架以及BGA 焊接互聯(lián)結(jié)構(gòu)將引入新的插入損耗，從而影響測(cè)試的準(zhǔn)確性，需要在測(cè)試時(shí)對(duì)外圍影響因素進(jìn)行校準(zhǔn)，同時(shí)，隨著信號(hào)頻率的提高，互聯(lián)結(jié)構(gòu)的插入損耗變大，性能指標(biāo)也會(huì)有所差異。測(cè)試結(jié)果如表3、4 所示。

表3 Ku 波段SiP 收發(fā)變頻模塊測(cè)試結(jié)果

表4 S 波段SiP 收發(fā)變頻模塊測(cè)試結(jié)果

本文介紹的2 種SiP 收發(fā)變頻模塊選用金屬陶瓷BGA 封裝，封裝的金屬外殼既是模塊的殼體，同時(shí)又是屏蔽腔。圖9 為多通道數(shù)字T/R 組件實(shí)物圖，組件的設(shè)計(jì)與傳統(tǒng)的磚式T/R 組件有較大不同，整個(gè)組件的元器件，包括射頻和電源控制連接器，全部通過(guò)表面貼裝形式集成在1 塊電路板上，電路板與金屬殼體通過(guò)螺釘固定。每個(gè)通道包含2 個(gè)SiP 收發(fā)變頻模塊，各自實(shí)現(xiàn)1 次變頻功能。數(shù)字T/R 組件的蓋板與屏蔽隔墻一體化，增強(qiáng)了不同通道輸入/輸出射頻連接器間的隔離度，模塊之間的空間隔離通過(guò)金屬BGA 封裝本身來(lái)保證。

圖9 多通道數(shù)字T/R 組件實(shí)物

5 結(jié)論

本文介紹了2 種小型化三維SiP 收發(fā)變頻模塊，通過(guò)使用三維POP 堆疊、MMIC 濾波器、多功能芯片和BGA 封裝等多種技術(shù)，將收發(fā)變頻模塊的體積縮小到可滿足數(shù)字T/R 組件應(yīng)用要求的水平。測(cè)試結(jié)果表明，基于系統(tǒng)級(jí)封裝的模塊具備良好的微波射頻性能，同時(shí)本文還給出了數(shù)字T/R 組件模塊化設(shè)計(jì)的方案和實(shí)物樣例，為數(shù)字T/R 組件向模塊化發(fā)展提供了一條新的思路。