周旺，李一男，陳風(fēng)涼，沈鑫，王留所

（中國電子科技集團公司第五十八研究所，江蘇無錫214035）

1 引言

電可擦只讀存儲器（EEPROM）是一種電可擦除可編程非易失存儲器，可以通過輸入電信號反復(fù)擦寫，隨機訪問和修改任何一個字節(jié)，可以往每個bit 寫入0 或1，數(shù)據(jù)操作更自由，掉電后數(shù)據(jù)不丟失[1]，與CMOS 工藝相兼容，廣泛應(yīng)用于各類芯片設(shè)計[2]。

在實際應(yīng)用中，EEPROM 往往被用于系統(tǒng)啟動時的配置信息加載。此時系統(tǒng)電源不穩(wěn)定，EEPROM 需要應(yīng)對較寬的電源電壓浮動范圍，這就需要一款在寬電源電壓范圍下能夠穩(wěn)定為電路供電的低壓差線性穩(wěn)壓器（LDO）電路。

LDO 電路主要由電壓基準(zhǔn)、運放和輸出管構(gòu)成[3-6]。本文給出了一款適用于EEPROM 的LDO 設(shè)計，在輸入電壓為2.3～5.7 V、工作溫度為-60～135 ℃時可獲得穩(wěn)定的1.8 V 輸出電壓，提供EEPROM 單元讀取操作所需的柵電壓。

2 電路設(shè)計

圖1 本文設(shè)計的LDO 結(jié)構(gòu)

2.1 帶隙基準(zhǔn)電路設(shè)計

帶隙基準(zhǔn)電路如圖2 所示，由偏置電路、靈敏放大器、正溫度系數(shù)電路、負(fù)溫度系數(shù)電路構(gòu)成。

圖2 帶隙基準(zhǔn)電路

偏置電路以電流鏡形式提供其他模塊所需電流偏置。M16 等開關(guān)管在模塊關(guān)閉狀態(tài)下約束電路中關(guān)鍵信號至電源或地，防止電路進(jìn)入非預(yù)期亞穩(wěn)態(tài)，兼作啟動電路。

靈敏放大器采用經(jīng)典二級運放結(jié)構(gòu)，提供高增益信號vfb，穩(wěn)定正溫度系數(shù)電壓產(chǎn)生電路中的運算端電壓信號vn 和vp。

零溫度系數(shù)電壓由正、負(fù)溫度系數(shù)電壓線性加權(quán)組合后獲得。器件M30、M32、M0 為電流鏡結(jié)構(gòu)，合理選取MOS 工作點后，可控制這3 支電流使它們相等。前述運放模塊使電路中vn 和vp 節(jié)點虛短，約束此處電壓差為

其中m 為載流子遷移率對溫度的指數(shù)，Eg為硅的禁帶寬度。在室溫下，取T=300 K，m=-3/2，Vr=0.025 9 V，Eg/q=1.12 V，設(shè)計中選取VBE-Q2=0.76 V，式（4）的計算結(jié)果約為-1.5 mV/K。故VBE-Q2為負(fù)溫度系數(shù)電壓。bgref端口輸出電壓為

調(diào)整R2/R1的值，使輸出電壓為零溫度系數(shù)電壓，即

(R2/R1)ln N≈17.3。通過仿真獲得不同N 下的晶體管特性及對應(yīng)工作電流，取N=8，則R2/R1=25/3。在此工作條件下，零溫度系數(shù)電壓Vbgref=1.197 V。TT 工藝角下模塊總電流約為50 μA，滿足設(shè)計要求。

2.2 穩(wěn)壓驅(qū)動電路設(shè)計

穩(wěn)壓驅(qū)動電路如圖3 所示，由誤差放大器和分壓模塊組成。前述帶隙基準(zhǔn)電路提供此處輸入inn，作為尾電流偏置及電壓參考。第一級電流鏡由inn產(chǎn)生4.8 μA 電流，后由第二級電流鏡復(fù)制為36 μA供運放工作。運放輸出端F3 控制驅(qū)動管M1，以負(fù)反饋穩(wěn)定輸出電壓信號out 至參考電壓信號inn 的比例（此處由inn 的1.2 V 提升至out 的1.8 V）。圖3 中電容C2、電阻R2 提供頻率補償，增強該模塊環(huán)路穩(wěn)定性。

圖3 穩(wěn)壓驅(qū)動電路

3 版圖設(shè)計

圖4 為LDO 整體版圖，版圖在設(shè)計時對vfb、F3等小負(fù)載關(guān)鍵信號線添加屏蔽層，屏蔽層與關(guān)鍵信號線使用同層金屬以確保屏蔽效果達(dá)到最佳；對各電流鏡組中匹配MOS 按照同向、同流規(guī)則進(jìn)行布局設(shè)計，并添加Dummy；由于帶隙電路要求三極管工作于同一狀態(tài)，版圖對三極管采用相同布局的方式，并在外圍設(shè)計兩層反向襯底環(huán)，提高器件匹配度，確保在光刻及刻蝕過程中有效的三極管能完全滿足設(shè)計要求。

BI-RADS分類在3級、4～5級兩組患者乳腺良惡性腫瘤結(jié)節(jié)診斷方面差異不具備統(tǒng)計學(xué)意義。具體數(shù)據(jù)如表所示。

圖4 整體版圖

模塊總尺寸為480 μm×100 μm。提取寄生參數(shù)后，該版圖的后仿真結(jié)果與前仿真結(jié)果吻合良好，性能滿足需求。

4 仿真驗證

仿真條件：電源電壓為2.3～5.7V，溫度為-60～135 ℃，工藝角為國內(nèi) 0.18 μm 商用全工藝角（TT/FF/SS/FNSP/SNFP）。

4.1 Bandgap 溫度特性

Bandgap 溫度特性如圖5 所示，在-60～135 ℃，電源電壓為2.3 V、3.3 V、5.7 V，全工藝角條件下，Bandgap 輸出電壓為1.197 V±6 mV，溫漂系數(shù)小于5.1×10-5℃-1。圖5 僅顯示極限條件下的仿真結(jié)果。

圖5 Bandgap 溫度特性

4.2 電源特性

LDO 電源特性如圖6 所示，在電源電壓為2.3～5.7 V、全工藝角，溫度為-60 ℃、25 ℃、135 ℃條件下，LDO 輸出電壓為1.808 V±10 mV，滿足設(shè)計要求。圖6 僅顯示極限條件下的仿真結(jié)果。

圖6 LDO 電源特性

4.3 電源抑制比

電源抑制比如圖7 所示，在溫度為-60 ℃、25 ℃、135 ℃，電源電壓為2.3 V、3.3 V、5.7 V，全工藝角條件下，電源紋波頻率低于100 kHz 時，輸出對電源的響應(yīng)低于-25 dB，即電源抑制比高于25 dB。在TT 工藝角下，電源紋波頻率低于10 kHz 時，電源抑制比高于50 dB。電路性能滿足設(shè)計需求。圖7 僅顯示極限條件下的仿真結(jié)果。

圖7 電源抑制比

4.4 建立時間

帶隙基準(zhǔn)建立時間、穩(wěn)壓驅(qū)動電路建立時間如圖8、9 所示，在溫度為-60 ℃、25 ℃、135 ℃，電源電壓為2.3 V、3.3 V、5.7 V，全工藝角條件下，帶隙基準(zhǔn)及穩(wěn)壓驅(qū)動電路建立時間均不超過500 ns，整體建立時間小于1 μs，具有高啟動速度的特性，滿足設(shè)計要求。圖8、9 僅顯示極限條件下的仿真結(jié)果。

圖8 帶隙基準(zhǔn)建立時間

圖9 穩(wěn)壓驅(qū)動電路建立時間

4.5 功耗

LDO 工作電流曲線如圖10 所示，在溫度為-60 ℃、25 ℃、135 ℃，電源電壓為2.3 V、3.3 V、5.7 V，全工藝角條件下，最大工作電流不超過280 μA，即功率不超過1.60 mW；TT 工藝角、常溫條件下工作電流不超過190 μA，即功率不超過1.08 mW。電路具有低功耗的特性，滿足設(shè)計要求。圖10 僅顯示極限條件下的仿真結(jié)果。

圖10 LDO 工作電流曲線

4.6 環(huán)路穩(wěn)定性

LDO 環(huán)路穩(wěn)定性如圖11、12 所示，在溫度為-60 ℃、25 ℃、135 ℃，電源電壓為2.3 V、3.3 V、5.7 V，全工藝角條件下，0 dB 環(huán)路增益、相位裕度均在60°以上，環(huán)路穩(wěn)定性良好。圖11、12 僅顯示極限條件下的仿真結(jié)果。

圖11 環(huán)路增益曲線

圖12 相位裕度曲線

5 結(jié)論

本文設(shè)計了一種LDO 穩(wěn)壓電路，采用國內(nèi)0.18 μm商用工藝，仿真結(jié)果表明，在輸入電壓為2.3～5.7 V，工作溫度為-60～135 ℃時，該電路可獲得穩(wěn)定的1.8 V 輸出電壓，且具有小于5.1×10-5℃-1的溫漂系數(shù)、重載下高于50 dB 的電源抑制比和60°以上的相位裕度。該LDO 電路具有較好的穩(wěn)定性，可為0.18 μm 商用工藝下的其他EEPROM 芯片的低壓供電設(shè)計提供參考。本文設(shè)計的LDO 電路也具有一定的局限性，由于工藝文件的不完整，該電路在高頻（超過108Hz）情況下仿真結(jié)果會出現(xiàn)失真現(xiàn)象，無法完整體現(xiàn)電路實際特性。