謝凌峰，武新鄭，王建超

（中國電子科技集團(tuán)公司第五十八研究所，江蘇無錫 214035）

1 引言

以太網(wǎng)技術(shù)在計(jì)算機(jī)網(wǎng)絡(luò)發(fā)展的過程中起著十分重要的作用，由于其節(jié)點(diǎn)數(shù)目和傳輸范圍不受限制且傳輸介質(zhì)選擇性多，現(xiàn)已成為網(wǎng)絡(luò)技術(shù)中的重要部分。目前以太網(wǎng)技術(shù)按照傳輸速率可分為標(biāo)準(zhǔn)以太網(wǎng)（只支持10 Mbit/s 速率的數(shù)據(jù)傳輸）、快速以太網(wǎng)（最大傳輸速率為100 Mbit/s）、千兆以太網(wǎng)（最大傳輸速率可達(dá)1 000 Mbit/s）和萬兆以太網(wǎng)（最大傳輸速率可達(dá)10 000 Mbit/s）[1-2]。

芯片測(cè)試是半導(dǎo)體產(chǎn)業(yè)不可缺少的環(huán)節(jié)之一，許多公司采用系統(tǒng)板對(duì)芯片進(jìn)行測(cè)試，通過FPGA 輸入激勵(lì)信號(hào)，將輸出信號(hào)與預(yù)期信號(hào)進(jìn)行對(duì)比，判斷芯片功能是否正確。但該測(cè)試方案無法進(jìn)行芯片成品量產(chǎn)化測(cè)試，測(cè)試精度依賴外圍設(shè)備，無法精確測(cè)試[1]。自動(dòng)測(cè)試設(shè)備（ATE）能夠解決上述問題[3]，ATE 結(jié)合了計(jì)算機(jī)技術(shù)、自動(dòng)化技術(shù)、通信技術(shù)、微電子技術(shù)和精密儀器測(cè)量技術(shù)[4-5]，能夠提供精確且可滿足量產(chǎn)要求的測(cè)試方案。

針對(duì)千兆以太網(wǎng)測(cè)試技術(shù)的研究，既能為千兆以太網(wǎng)芯片提供設(shè)計(jì)驗(yàn)證測(cè)試，也能有效推動(dòng)集成電路自動(dòng)化測(cè)試的發(fā)展，為同種類型甚至功能更完善的以太網(wǎng)芯片提供測(cè)試思路。本文選擇了一款千兆以太網(wǎng)芯片進(jìn)行研究，設(shè)計(jì)了相應(yīng)的外圍電路，通過ATE 機(jī)臺(tái)實(shí)現(xiàn)了千兆以太網(wǎng)芯片功能的測(cè)試。

2 千兆以太網(wǎng)芯片介紹

2.1 千兆以太網(wǎng)芯片功能

圖1 千兆以太網(wǎng)芯片功能框圖

介質(zhì)相關(guān)接口（MDI）包括MDIP/N[3:0] 4 對(duì)接口，在100BASE-T 和10BASE-T 模式中，只用到MDIP/N[1:0]作為接收/傳輸端，并未使用MDIP/N[3:2]；而在1 000BASE-T 模式中則使用了MDIP/N[3:0]4對(duì)端口。串行吉比特媒體獨(dú)立接口（SGMII）包含S_INP/N 和S_OUTP/N，簡化吉比特媒體獨(dú)立接口（RGMII）包含TX_CLK、TX_CTRL、TXD [3:0] 以及RX_CLK、RX_CTRL、RXD[3:0]。RGMII 接口功能見表1。

表1 RGMII 接口功能

本文選取的千兆以太網(wǎng)芯片支持銅介質(zhì)接口和光纖介質(zhì)接口。銅介質(zhì)接口包括MDIP/N[3:0]4 對(duì)差分 信 號(hào) 線， 支 持 1 000BASE-T、100BASE-T 和10BASE-T 3 種協(xié)議模式；光纖介質(zhì)接口則包括S_INP/N、S_OUTP/N 2 對(duì)差分信號(hào)線。

2.2 千兆以太網(wǎng)芯片配置

千兆以太網(wǎng)芯片有2 種配置方式：硬件配置和寄存器寫操作配置。硬件配置主要通過CONFIG 引腳實(shí)現(xiàn)，根據(jù)CONFIG 連接的不同引腳來決定其所代表的2 位映射bit[1:0]。CONFIG 配置如表2 所示。

表2 CONFIG 配置

CONFIG 引腳的映射關(guān)系如表3 所示，其中PHYAD [0] 表示PHY 地址的最后一位（bit[0]），VDDO_LEVEL 則對(duì)應(yīng)Page 2 Reg 24 寄存器的第13位：如果VDDO_LEVEL 為3.3 V，則Page 2 Reg 24 寄存器的第13 位為0；如果VDDO_LEVEL 為2.5 V，則Page 2 Reg 24 寄存器的第13 位為1。

表3 CONFIG 引腳映射關(guān)系

軟件配置則主要依靠MDC/MDIO 接口實(shí)現(xiàn)。MDC 是管理數(shù)據(jù)時(shí)鐘接口，最大時(shí)鐘頻率為12 MHz；MDIO 是管理數(shù)據(jù)輸入/輸出接口，是一個(gè)與MDC 同步的雙向讀寫I/O 接口。MDIO 管腳需要接一個(gè)1.5～10 kΩ 的上拉電阻，在讀寫操作空閑時(shí)將MDIO拉高。典型的管理接口的讀操作和寫操作如圖2、3 所示，MDIO 輸入0110 時(shí)芯片判斷為寄存器讀操作，A4～A0 數(shù)據(jù)代表PHY 地址（默認(rèn)為00000），R4～R0 數(shù)據(jù)為讀出寄存器地址位；MDIO 輸入0101 時(shí)芯片判斷為寄存器寫操作，通過R4～R0 數(shù)據(jù)得到寫入寄存器的地址。

圖2 MDC/MDIO 讀操作

圖3 MDC/MDIO 寫操作

MDIO 讀操作示例如表4 所示，PHY 設(shè)備地址為01100，訪問寄存器地址為00000，16 位數(shù)據(jù)為0001001100000000。

表4 MDIO 讀操作示例

3 外圍測(cè)試電路設(shè)計(jì)

3.1 MDIO 讀寫測(cè)試電路設(shè)計(jì)

在本文所設(shè)計(jì)的千兆以太網(wǎng)芯片測(cè)試板上，CONFIG 引腳通過4 個(gè)繼電器分別連接至VSS、LED[0]、LED[1]和VDDO。通過切換繼電器可以方便地將CONFIG 引腳連至合適的管腳來選擇VDDO 的電壓。輸入?yún)⒖紩r(shí)鐘信號(hào)XTAL_IN 管腳直連至測(cè)試機(jī)的數(shù)字通道上，查看手冊(cè)得知此時(shí)鐘頻率為25 MHz，在實(shí)際測(cè)試碼中，測(cè)試機(jī)的頻率設(shè)置為250 MHz，10 行XTAL_IN 測(cè)試碼為一個(gè)周期，頻率為25 MHz。

3.2 回環(huán)測(cè)試電路設(shè)計(jì)

回環(huán)測(cè)試是以太網(wǎng)收發(fā)器芯片一種比較便捷且有效的測(cè)試方案，在以太網(wǎng)芯片回環(huán)模式下，芯片從MAC 層接收到的數(shù)據(jù)不會(huì)通過MII 接口發(fā)送出去，而是通過回環(huán)又被送回MAC 層[6]，傳輸速率由寄存器Page 2 Reg 21 的bit[6]和bit[13]決定，00 對(duì)應(yīng)10 Mbit/s，01 對(duì)應(yīng)100 Mbit/s，10 對(duì)應(yīng)1 000 Mbit/s。本文所進(jìn)行的回環(huán)測(cè)試主要分為PCS 回環(huán)測(cè)試和stub回環(huán)測(cè)試，原理如圖4、5 所示。PCS 回環(huán)用于驗(yàn)證MAC 接口及PCS 層的邏輯功能；stub 回環(huán)則用于驗(yàn)證整體數(shù)字電路的邏輯功能。

圖4 PCS 回環(huán)測(cè)試原理

圖5 stub 回環(huán)測(cè)試原理

對(duì)于10BASE-T 和100BASE-T，回環(huán)測(cè)試不需要配置寄存器，而對(duì)于1 000BASE-T 模式的回環(huán)測(cè)試，需要配置寄存器Page 6 Reg 18 的bit[3]為1 來激活外部回環(huán)模式，回環(huán)測(cè)試中千兆以太網(wǎng)芯片的MDIP/N[3:0]直接連接至內(nèi)部集成變壓器的RJ45 網(wǎng)口HR911130A上，其網(wǎng)口的接法和外圍電路設(shè)計(jì)如圖6、7 所示。

圖6 回環(huán)測(cè)試網(wǎng)口接法

圖7 RJ45 網(wǎng)口外圍電路設(shè)計(jì)

4 ATE 測(cè)試機(jī)臺(tái)實(shí)現(xiàn)

4.1 寄存器讀寫測(cè)試

本文所研究的以太網(wǎng)收發(fā)器芯片的寄存器組共計(jì)有0～9、12、14、17、18 這14 頁，通過MDIO 接口讀默認(rèn)值、再寫入并讀出值[7]，部分仿真和測(cè)試結(jié)果如圖8 所示。在ATE 測(cè)試中有2 個(gè)寄存器讀出來的數(shù)值與仿真結(jié)果不同，其中Page 2 Reg 24 寄存器的ATE 測(cè)試數(shù)據(jù)為4707（0100011100000111），仿真結(jié)果為4F00（0100111100000000），經(jīng)查手冊(cè)，該寄存器低12 位為預(yù)留位，并無實(shí)際意義，可以忽略；Page 6 Reg 26 寄存器的ATE 測(cè)試數(shù)據(jù)為1907（0001100100000111），仿真結(jié)果為1900（0001100100000000），經(jīng)查手冊(cè)，該寄存器的低4 位為溫度顯示，由于測(cè)試實(shí)際環(huán)境并不能保證與仿真溫度一致，該4 位寄存器值也可忽略。將上述2 個(gè)寄存器值修正后，功能測(cè)試項(xiàng)通過，即千兆以太網(wǎng)芯片通過MDIO 讀寫測(cè)試。

圖8 寄存器讀寫仿真及測(cè)試結(jié)果

4.2 回環(huán)測(cè)試

本文進(jìn)行的回環(huán)測(cè)試主要分為10 Mbit/s、100 Mbit/s、1 000 Mbit/s PCS 回 環(huán) 測(cè) 試 和10 Mbit/s、100 Mbit/s、1 000 Mbit/s stub 回環(huán)測(cè)試。測(cè)試機(jī)通過驗(yàn)證相應(yīng)標(biāo)志寄存器、RX_CTRL 跳高和RXD[3:0]數(shù)據(jù)以判斷回環(huán)測(cè)試的正確性。由于千兆以太網(wǎng)芯片屬于異步芯片，每次在RXD[3:0]采集到的數(shù)據(jù)都會(huì)出現(xiàn)前后位移的現(xiàn)象，本文使用Digital Capture 工具抓取RX_CTRL 信號(hào)變高后的RXD[3:0]數(shù)據(jù)，將此4 位數(shù)據(jù)與輸入端TX_CTRL 變高后的TXD[3:0]數(shù)據(jù)進(jìn)行比較，RXD[3:0]數(shù)據(jù)對(duì)應(yīng)的十進(jìn)制數(shù)與TXD[3:0]數(shù)據(jù)對(duì)應(yīng)的十進(jìn)制數(shù)一致，則表明接收數(shù)據(jù)正確，繼續(xù)比較下4 位數(shù)據(jù)。在實(shí)際測(cè)試過程中，輸入端口TXD[3:0]共有148 個(gè)數(shù)據(jù)用于測(cè)試，每個(gè)輸出端口RXD[3:0]的每位數(shù)據(jù)均與TXD[3:0]的對(duì)應(yīng)位數(shù)據(jù)進(jìn)行比較，回環(huán)測(cè)試結(jié)果為通過，即表明輸出端口的每一位數(shù)據(jù)均與輸入端口的對(duì)應(yīng)位數(shù)據(jù)一致，即以太網(wǎng)收發(fā)器芯片能夠?qū)⑤斎攵说臄?shù)據(jù)正確輸送至輸出端輸出。按照上述方法測(cè)試了6 種不同模式的回環(huán)，輸出端的數(shù)據(jù)均正確。

回環(huán)測(cè)試標(biāo)志寄存器的讀出值如表5 所示，在6種回環(huán)測(cè)試中，對(duì)應(yīng)的標(biāo)志寄存器值均正確，表明芯片處于正確的工作模式中，RXD[3:0]接收到的數(shù)據(jù)經(jīng)比較也和TXD[3:0]發(fā)送的數(shù)據(jù)一致，千兆以太網(wǎng)芯片在十兆、百兆、千兆速率下能夠正確發(fā)送數(shù)據(jù)，并通過回環(huán)接收到相應(yīng)的數(shù)據(jù)，驗(yàn)證了該芯片功能的正確性。

5 結(jié)論

本文介紹了千兆以太網(wǎng)芯片的功能描述和配置方法，基于ATE 測(cè)試機(jī)臺(tái)給出了寄存器讀寫測(cè)試和回環(huán)測(cè)試的外圍測(cè)試電路，基于ATE 抓取輸出端數(shù)據(jù)，并與輸入端送入的數(shù)據(jù)進(jìn)行比較，驗(yàn)證了千兆以太網(wǎng)芯片的功能正確性，為千兆以太網(wǎng)芯片測(cè)試提供了一定的參考。