李世博

摘要：針對當前常規(guī)彈載通信系統(tǒng)集成度低、配置繁瑣等問題，提出一種基于軟件無線電的彈載一體化通信終端。該終端采用一體化設(shè)計思路將電源轉(zhuǎn)換、接口采集、信號處理、載波調(diào)制和功率處理單元高度集成在同一塊電路板上，基于軟件無線電思想實現(xiàn)通信方式、射頻參數(shù)的實時在線配置。該終端經(jīng)試驗驗證，性能可靠，操作便捷，優(yōu)化了現(xiàn)有彈載通信產(chǎn)品。

關(guān)鍵詞：軟件無線電；一體化；彈載通信

一、前言

軟件無線電思想是20世紀90年代以后逐漸興起的一種全新設(shè)計思想，其核心是在通用通信硬件平臺上加載不同的通信軟件，以實現(xiàn)不同通信方式間的轉(zhuǎn)換。軟件無線電平臺良好的兼容性和可編程性使得通信系統(tǒng)的開發(fā)演化為數(shù)字信號處理軟件的研究，這將極大縮短通信系統(tǒng)開發(fā)周期并有效降低研制成本。

現(xiàn)有彈載通信產(chǎn)品基于模擬技術(shù)設(shè)計，產(chǎn)品功能往往需要依據(jù)不同任務(wù)需求進行定制化設(shè)計。一款彈載通信產(chǎn)品僅供某一特定任務(wù)系統(tǒng)使用，功能要求稍有變化就需要重新進行電路、結(jié)構(gòu)和軟件設(shè)計[1]。針對這一問題，本文提出一種穩(wěn)定性、靈活性更高的基于軟件無線電的彈載一體化通信終端。

二、系統(tǒng)總體設(shè)計

（一）設(shè)計要求

基于軟件無線電的彈載一體化通信終端的主要技術(shù)要求：

無線電頻段為S波段，采用PCM/FSK調(diào)制模式[2]；

供電范圍+18V～+32V；

三次以上諧波抑制：≥80dBc；

帶外雜波抑制：≥60dBc。

（二）系統(tǒng)原理

通信終端的工作流程主要包括接口采集、信號處理、載波調(diào)制、功率放大和發(fā)射天線單元。其中，接口采集和信號處理單元實現(xiàn)模擬信號的調(diào)理和轉(zhuǎn)換、數(shù)字信息的接收和緩存、圖像信息的提取和壓縮，按預(yù)定的幀格式對信息進行編碼，再經(jīng)過信道編碼后形成具有糾錯能力的PCM信號，載波調(diào)制單元將PCM信號以一定的頻偏調(diào)制到載波并輸出，功率處理單元將已調(diào)載波信號濾波并放大至一定功率，發(fā)射天線單元實現(xiàn)射頻功率信號近似全向輻射的功能。

三、設(shè)計方案

（一）主要元器件選型

數(shù)字處理電路主要由FPGA、NOR FLASH、SPI EEPROM、射頻收發(fā)芯片、AD轉(zhuǎn)換器、RS422接口、LVDS接口、接口緩沖器、電源等器件組成。其中FPGA選取Xilinx公司的XC7A100T-2CSG324I作為核心處理器件，主要完成所有通信信息的接收緩存，按預(yù)定的通信幀格式對信息進行編碼，再經(jīng)過信道編碼后形成具有糾錯能力的PCM基帶信號傳輸給載波調(diào)制。對信號采集控制功能實現(xiàn)所占用資源、芯片尺寸等進行綜合評估，選用Xilinx公司Artix-7系列的XC7A100T-FGG484I工業(yè)級FPGA芯片。該芯片尺寸為23mm×23mm，封裝為FGG484，最大可用I/O為285個，邏輯單元101440個，內(nèi)部RAM為4860Kb，同時采用1.0V內(nèi)核電壓，能夠較好地降低系統(tǒng)功耗，接口電平可選擇使用1.0V、1.8V、3.3V等多種標準。FPGA的配置芯片選用Micron公司的MT25QL256ABA8ESF-0SIT。

射頻收發(fā)器采用ADI公司的AD9361，AD9361是一款高集成的解決方案，內(nèi)部集成了模擬濾波、混頻器、數(shù)據(jù)轉(zhuǎn)換器、發(fā)射和接收通道的頻率合成器以及可編程增益、直流偏置校準等數(shù)字域的其他功能[3]。這款器件通過正交誤差校準和直流偏置校準的功能，很好地解決了此前零中頻架構(gòu)的直流偏置和正交誤差限制，從而使零中頻架構(gòu)成功應(yīng)用于軟件無線電的芯片產(chǎn)品。AD9361集成2個發(fā)射和兩個接收通道，頻率范圍70MHz～6GHz，通道帶寬200kHz～56MHz，1GHz條件下噪聲系數(shù)為2dB，在更高的頻率如2GHz時，可做到小于3dB；AD9361因為集成有ADI自有的12位連續(xù)時間的∑-ΔADC，采樣率達640MHz，大大降低了對模數(shù)轉(zhuǎn)換器前端的模擬濾波器的要求，因此可以實現(xiàn)濾波器的集成，無需外置濾波器，可有效降低系統(tǒng)成本。

（二）電源轉(zhuǎn)換單元設(shè)計

通信終端的外部輸入電壓為18V～32V之間的直流電源，需要變換為終端內(nèi)部的各種電壓。FPGA的內(nèi)核電壓、IO電壓和輔助電壓，RS422接口、LVDS接口、Flash芯片的電壓，AD9361的電壓，功放電路的電壓等，需求的電源種類豐富，對電源的設(shè)計要求較高。

（三）接口采集和信號處理單元設(shè)計

接口采集和信號處理單元以FPGA為中心，外圍專用接口芯片、光耦隔離電路和信號調(diào)理轉(zhuǎn)換電路等構(gòu)成。FPGA模擬信號、開關(guān)信號、RS422和LVDS總線信號成組裝訂后進行PCM編碼，然后將編碼信息進行FSK調(diào)制生成IQ數(shù)據(jù)流，F(xiàn)PGA將IQ數(shù)據(jù)流發(fā)送給射頻收發(fā)芯片AD9361。AD9361完成信號的數(shù)模轉(zhuǎn)換及正交上變頻，輸出射頻信號。

模擬信號經(jīng)過調(diào)理電路以后，送入交換子，按照固定的幀格式選通后進入A/D轉(zhuǎn)換器量化，轉(zhuǎn)換為數(shù)字量后進入FPGA完成采集。調(diào)理電路選用運放AD824AR，其壓擺率為2V/μs，帶寬為2MHz，外圍連接調(diào)節(jié)電阻和濾波電容。交換子選用的是ADG426，ADG426是CMOS型十六選一多路模擬開關(guān)。A/D轉(zhuǎn)換器選用AD公司的AD9240AS，其轉(zhuǎn)換速率最高可達10Msps，轉(zhuǎn)換速率由時鐘CLK決定。由FPGA輸出的A/D轉(zhuǎn)換器的時鐘CLK_AD電平為3.3V，通過AD8042運算放大器，實現(xiàn)電平轉(zhuǎn)換為+5V，接入AD9240AS中，以滿足其時鐘輸入幅度的要求。

LVDS信號分為CLK和DATA兩路，分別用于同步時鐘和同步數(shù)據(jù)的傳輸。DS90LV048ATMTC為四通道接收LVDS接口芯片，可用于本方案的LVDS接收電路，最高時鐘速率為200MHz。

本設(shè)計選用MAX3491芯片用于發(fā)射機的功能配置和調(diào)試串口，該芯片是一款低功耗收發(fā)器，用于RS-422和RS-485等串行數(shù)據(jù)接口標準系統(tǒng)中，內(nèi)部有驅(qū)動、接收和使能控制模塊，可實現(xiàn)全雙工傳輸，最大傳輸速率為12Mbps。對外接口增加了ESD保護電路和接口懸空保護電路，進一步提高了電路的靜電防護能力。

本設(shè)計選用HCPL-0631/HCPL-063L作為開關(guān)量輸入電路，適配+3.3V或+5V的工作電壓，可完成開關(guān)信號的采集處理。選用AT25M02用于頻點存儲，采用+3.3V的SPI總線接口，存儲容量2Mbits。

本方案中FPGA是信號處理的核心，主要完成所有通信信息的接收緩存，按預(yù)定的通信幀格式對信息進行編碼，再經(jīng)過信道編碼后形成具有糾錯能力的PCM基帶信號傳輸給載波調(diào)制。對信號采集控制功能實現(xiàn)所占用資源、芯片尺寸等進行綜合評估，選用Xilinx公司Artix-7系列的XC7A100T-FGG484I工業(yè)級FPGA芯片。該芯片尺寸為23mm×23mm，封裝為FGG484，最大可用I/O為285個，邏輯單元101440個，內(nèi)部RAM為4860Kb，同時采用1.0V內(nèi)核電壓，能夠較好地降低系統(tǒng)功耗，接口電平可選擇使用1.0V、1.8V、3.3V等多種標準。FPGA的配置芯片選用Micron公司的MT25QL256ABA8ESF-0SIT。

本方案采用數(shù)字變頻設(shè)計，射頻鏈路采用射頻收發(fā)器AD9361實現(xiàn)。AD9361內(nèi)部集成了完整的發(fā)射鏈路，包括濾波器、放大器、衰減器、本振、上變頻等電路。AD9361射頻輸出后進入后級發(fā)射鏈路。

1.功率處理單元設(shè)計

功率處理單元主要由驅(qū)動放大器、衰減器、功率放大器、隔離器、低通濾波器等多個功能部件組成。

根據(jù)射頻鏈路中的各級衰減及放大器增益，計算可得產(chǎn)品輸出功率為31.5dBm。另外，通過調(diào)整鏈路增益，使末級功放工作時處在深度飽和狀態(tài)，降低高低溫狀態(tài)下功放輸出功率的變化，保證產(chǎn)品在三溫狀態(tài)下輸出功率均不小于31dBm。

功率放大器采用國產(chǎn)高增益GaAs功率管，輸出能力33.5dBm，增益29dB，內(nèi)部集成放大器偏置電路，采用標準化管殼封裝。功率放大器設(shè)計效率為46.7%。

采用管殼封裝形式可以實現(xiàn)功放芯片使用過程中的氣密性設(shè)計，而且提高了功放的空間隔離，有效地減小了與其他射頻器件間的空間串擾；另外，與裸芯片的燒結(jié)加金絲鍵合的微組裝方式相比，裝配過程中管殼封裝的螺釘安裝加焊接方式更方便快捷。采用標準的管殼進行封裝可以更好地保證供貨周期。

整個射頻前端由+8V進行供電，內(nèi)部集成線性穩(wěn)壓器和負電荷泵，用于生成+5V與-5V，給各個功能單元供電。同時射頻前端集成時序保護電路，可以在-5V電壓開路或欠壓時及時關(guān)斷功放漏極+8V供電，從而保護功放不被燒毀。

穩(wěn)壓電路常用的有兩種形式：線性電源（LDO）和開關(guān)穩(wěn)壓電源（DCDC），線性電源（LDO）的輸出電壓紋波小，但是在輸入電壓和輸出電壓相差較大時轉(zhuǎn)換效率較低，只能降壓不能升壓。開關(guān)穩(wěn)壓電源（DCDC）的紋波大，但是在輸入電壓和輸出電壓相差較大時轉(zhuǎn)換效率較高，并能實現(xiàn)升壓輸出。

+5V和-5V被用于給放大器供電，電流幾十毫安，功耗??；但是電壓的穩(wěn)定性會影響放大器的工作狀態(tài)。綜合考慮，采用LDO穩(wěn)壓方式可保證放大器供電的穩(wěn)定性，進而提升了產(chǎn)品性能的穩(wěn)定性。

通信終端需具有輸出開路、短路保護功能，開路、短路5分鐘不損壞電路的要求。功放輸出端口開路、短路時，端口駐波嚴重惡化，飽和功率工作狀態(tài)下反射信號回來倒灌管子的話，很容易引起自激而燒毀?？紤]到此種情況，功率放大器后級聯(lián)隔離器，選取的隔離器設(shè)計保證耐受功率大于36dBm，損耗小于0.5dB，可以滿足隔離器在模塊中能夠正常工作。隔離器對放大器的保護作用很明顯，因為微波放大管的輸出匹配在有大功率反射回來的時候，很容易造成失配而燒毀；隔離器的材料是采用鐵氧體隔離器又稱單向器，它是一種單向傳輸電磁波的器件，當電磁波沿正向傳輸時，可將功率全部饋給負載天線，對來自負載的反射波則產(chǎn)生較大衰減，這種單向傳輸特性可以用于隔離負載天線變動對放大器的影響。

通信終端具有雜波抑制指標要求，在射頻鏈路沒有混頻電路，因此不會引入帶外雜散；在模數(shù)轉(zhuǎn)換過程中，AD9361出口主信號間隔50Mhz處存在雜散干擾，由于與主信號間隔太小，很難通過射頻濾波器濾除掉，只能通過數(shù)字電路進行調(diào)節(jié)，令帶外雜散抑制大于60dBc，測試結(jié)果顯示雜散抑制為63.4dBc，滿足指標要求。

通信終端有諧波抑制要求，通常放大器在工作時，都會產(chǎn)生高次諧波。采用的驅(qū)動放大器的高次諧波功率與主信號相比，均小于-25dB，在驅(qū)動放大器和功率放大器之間級聯(lián)一級對二次諧波及以上頻率抑制度大于35dBc的濾波器，保證功放入口處的諧波抑制度不小于60dBc，消除驅(qū)放諧波對產(chǎn)品諧波抑制性能的影響。

通信終端中，功放的高次諧波為影響產(chǎn)品諧波抑制的主要因素，采用的功放高次諧波測試結(jié)果與主信號功率相比，二次諧波為-28.7dB，三次諧波為-54.0dB，四次諧波為-48.2dB，五次諧波為-60.1dB。

為滿足諧波抑制指標，在功放后級聯(lián)低通濾波器以抑制功放的高次諧波。由于單級濾波器的帶外抑制度有限，不能保證對高次諧波的有效抑制，設(shè)計方案中采用兩級濾波器級聯(lián)的方式以調(diào)高抑制度，濾波器采用LC+傳輸線形式兩級級聯(lián)，并用金屬罩封裝，提高了器件的穩(wěn)定性和抗干擾性

2.通信終端軟件設(shè)計

通信終端采用FPGA軟件完成輸入信號采集、編碼、調(diào)制及射頻配置等功能，采用模塊化設(shè)計思路，軟件可靠性高。FPGA軟件對模擬信號、開關(guān)信號、數(shù)字總線信號進行采集、信道編碼（CRC和R-S信道糾錯編碼及隨機化編碼），形成串行數(shù)據(jù)流，經(jīng)正交I/Q調(diào)制，形成調(diào)制信號，并根據(jù)EEPROM和外部命令完成射頻配置[4]。

FPGA軟件使用復(fù)位信號生成模塊、使能信號生成模塊、模擬信號處理模塊、開關(guān)信號處理模塊、RS422數(shù)據(jù)處理模塊、LVDS數(shù)據(jù)處理模塊、CRC編碼模塊、版本信息生成模塊、通信幀格式編碼模塊、輸出預(yù)編碼模塊等通用模塊。

其中頻點配置、啟?？刂频裙δ苤饕ㄟ^時序控制模塊實現(xiàn)。該模塊用于控制射頻輸出狀態(tài)及AT命令的執(zhí)行流程，該模塊內(nèi)部為一個狀態(tài)機，每個狀態(tài)完成相應(yīng)的功能：

（1）系統(tǒng)復(fù)位后，首先完成對RF捷變器的配置；

（2）從EEPROM中讀取當前的載波頻率，根據(jù)載波頻率計算RF捷變器中相應(yīng)寄存器的頻率控制字，并將頻率控制字寫入RF捷變器中相應(yīng)寄存器；

（3）從EEPROM中讀取當前的功率衰減值，并將功率衰減值寫入RF捷變器中相應(yīng)寄存器；

（4）設(shè)置AT命令接收使能，并等待外部輸入的AT命令；

（5）讀取AT命令狀態(tài)寄存器，根據(jù)AT命令的類型、命令功能、命令參數(shù)值完成相應(yīng)的功能。

四、試驗結(jié)果

通信終端試驗測試項目包括工作電流、射頻和通信參數(shù)，測試連接圖如圖1所示。

測試連接圖中，信號模擬源模擬各種被測參數(shù)送給通信組件，直流電源提供所需工作電壓，功率頻率計顯示通信組件工作功率和頻率，信號分析儀顯示諧波抑制、雜波抑制和頻偏，數(shù)據(jù)檢查設(shè)備完成通信信號的接收解調(diào)和數(shù)據(jù)處理、輸出顯示[5]。

其中，濾波器性能的實測結(jié)果為低通濾波器對二次諧波抑制大于78dBc，對三次諧波抑制大于71dBc，對四次諧波大于80dBc。綜合功放的性能和濾波器的性能可以滿足設(shè)計要求的二次諧波抑制不小于60dBc，三次諧波抑制不小于60dBc，三次以上諧波抑制不小于80dBc。通信終端的完整測試數(shù)據(jù)統(tǒng)計結(jié)果如表1所示。

五、結(jié)語

基于軟件無線電的彈載一體化通信終端采用一體化設(shè)計思路，將電源轉(zhuǎn)換、接口采集、信號處理、載波調(diào)制和功率處理單元高度集成在同一塊電路板上，基于軟件無線電思想實現(xiàn)通信方式、射頻參數(shù)的實時在線配置。同時采集多路模擬量和數(shù)字量，通過外部命令可配置無線通信和無線通信模式，工作模式靈活，具有成本低、低功耗、高集成度及良好通用性的特點，對于常規(guī)兵器彈載通信裝置的小型化、集成化和通用化設(shè)計具有一定的指導(dǎo)價值。

參考文獻

[1]杜向輝，于曉輝，鄭立會.彈載數(shù)據(jù)鏈信道模型仿真研究[J].航空兵器，2013（6）：27-29+64.

[2]吳志宏.遙測PCM信號源的設(shè)計與實現(xiàn)[D].太原：中北大學(xué)，2014.

[3]郭凱.航天遙測技術(shù)現(xiàn)狀及發(fā)展思考[J].遙測遙控，2015，36（5）：7-15.

[4]宋啟成，張西韓.遙測技術(shù)的發(fā)展及應(yīng)用探討[J].科技咨詢，2013（13）：41+71.

[5]白靜棟.基于軟件無線電技術(shù)的遙測遙控通信系統(tǒng)的研究與實現(xiàn)[D].北京：北京郵電大學(xué)，2015.

作者單位：中國空空導(dǎo)彈研究院