李思照， 姜宏睿， 韓新宇， 趙 歡

1. 哈爾濱工程大學(xué)計(jì)算機(jī)科學(xué)與技術(shù)學(xué)院, 哈爾濱 150001

2. 北京軒宇信息技術(shù)有限公司, 北京 100190

0 引 言

目前學(xué)術(shù)界對(duì)芯片多處理器(CMP)的緩存一致性及其協(xié)議進(jìn)行了大量的研究，在讀取操作時(shí)如何確保寫(xiě)入的值是最新對(duì)于操作的正確性尤為重要[1].因此，當(dāng)一致性問(wèn)題被視為與編程模型相關(guān)的全局問(wèn)題時(shí)，一致性協(xié)議對(duì)于確保硬件級(jí)別的正確性是很有必要的[2].

有人提出了幾種基于總線的緩存一致性協(xié)議監(jiān)控模型，它們通常采用寫(xiě)更新和寫(xiě)失效操作來(lái)保證數(shù)據(jù)的一致性[3-4].如新的狀態(tài)記錄一些處理器不需要更新的數(shù)據(jù)，并通知共享內(nèi)存不更新這些處理器中的緩存行，從而減少了寫(xiě)入更新的次數(shù)，大大提高了總線效率[3].雖然此方案減少了寫(xiě)入更新的次數(shù)，但是無(wú)效的寫(xiě)入不一定會(huì)在總線上傳輸.當(dāng)有學(xué)者提出了與記錄無(wú)效緩存行有關(guān)的協(xié)議后，使用新?tīng)顟B(tài)記錄無(wú)效的緩存行[4],這個(gè)方法可防止總線上的無(wú)效數(shù)據(jù)廣播.上述兩種方案都已在相應(yīng)的多處理器體系結(jié)構(gòu)上實(shí)現(xiàn).

在之前的工作中已經(jīng)提出了HCS結(jié)構(gòu)[5]，但并沒(méi)有討論一致性協(xié)議在這個(gè)體系結(jié)構(gòu)中的應(yīng)用.因此，本文以HCS結(jié)構(gòu)為例，建立數(shù)學(xué)模型，驗(yàn)證緩存一致性協(xié)議在HCS結(jié)構(gòu)上的可行性.

現(xiàn)代微處理器的設(shè)計(jì)涉及3個(gè)關(guān)鍵方面：功率、片上存儲(chǔ)和可靠性.在這項(xiàng)工作中，將建立數(shù)學(xué)模型來(lái)描述高速緩存一致性協(xié)議的可靠性，并利用這些模型來(lái)驗(yàn)證上述緩存一致性協(xié)議在HCS架構(gòu)上是否可行.

為了計(jì)算緩存一致性協(xié)議的可靠性，文獻(xiàn)[6]已經(jīng)提出了一個(gè)模型.本著相似的精神，本文探討了兩種模型：故障樹(shù)分析(FTA)和貝葉斯模型.兩種模型都能描述網(wǎng)狀結(jié)構(gòu)的可靠性.由于根據(jù)失效過(guò)程的先后順序，可靠性分析可分為事前分析、過(guò)程分析和事后分析，因此，在本文中選擇過(guò)程分析法來(lái)分析系統(tǒng)可靠性.

本文的其余部分安排如下：第1節(jié)描述了多處理器體系結(jié)構(gòu)的緩存一致性協(xié)議，并解釋了HCS網(wǎng)絡(luò)和EB網(wǎng)絡(luò)之間的區(qū)別.第2節(jié)介紹了多處理器系統(tǒng)的可靠性分析.在第3節(jié)中，提出了多處理器上高速緩存一致性協(xié)議的可靠性模型.第4節(jié)是模擬結(jié)果和討論.最后，第5節(jié)對(duì)全文進(jìn)行總結(jié).

1 多處理器體系結(jié)構(gòu)的緩存一致性協(xié)議

本節(jié)討論CMP體系結(jié)構(gòu).在早期的設(shè)計(jì)中，圖1所示是一個(gè)普遍采用的總線架構(gòu).然而，隨著核心數(shù)量的增加，總線體系結(jié)構(gòu)的效率大大降低，促使研究者們多采用基于網(wǎng)絡(luò)的體系結(jié)構(gòu).在這項(xiàng)工作中，分析了一個(gè)64核網(wǎng)格結(jié)構(gòu)的可靠性.

圖1 總線架構(gòu)

1.1 多處理器網(wǎng)狀結(jié)構(gòu)

圖2中顯示了HCS網(wǎng)絡(luò)結(jié)構(gòu).此網(wǎng)絡(luò)由三個(gè)部分組成：網(wǎng)絡(luò)接口(NI)、管道通道和交換機(jī).

圖2 HCS和緩存結(jié)構(gòu)

在所示的體系結(jié)構(gòu)中，每個(gè)生成數(shù)據(jù)包的網(wǎng)絡(luò)接口都連接到L1本地緩存，并且所有處理器都有一個(gè)共享內(nèi)存.管道通道通過(guò)先進(jìn)先出(FIFO)通道存儲(chǔ)網(wǎng)絡(luò)接口生成的數(shù)據(jù)包.交換機(jī)由1個(gè)路由端口組成：一個(gè)用于網(wǎng)絡(luò)接口，4個(gè)用于傳輸.數(shù)據(jù)仲裁器選擇要傳輸?shù)墓艿佬诺乐械臄?shù)據(jù)包.

HCS網(wǎng)絡(luò)中的鏈路與EB網(wǎng)絡(luò)中的鏈路不同.如圖3(a)所示，EB網(wǎng)絡(luò)中的鏈路使用的是串行觸發(fā)器(FF)[7].相比之下，HCS方案的管道通道是通過(guò)并行FFs構(gòu)建的，如圖3(b)所示.EB和HCS通道控制器都使用4個(gè)FFs連接.需要注意的是，如果EB信道產(chǎn)生一個(gè)單點(diǎn)故障，也就是其中單個(gè)FF的故障可能會(huì)導(dǎo)致中斷所有通信，而在HCS通道結(jié)構(gòu)中，如果一個(gè)FF出現(xiàn)故障的話，是不會(huì)影響其他通路的控制.因此，鏈路RL的可靠性將基于此結(jié)構(gòu)進(jìn)行計(jì)算.

圖3 串行觸發(fā)器和并行觸發(fā)器

1.2 緩存一致性協(xié)議

在HCS和EB網(wǎng)格結(jié)構(gòu)中，如何保證數(shù)據(jù)一致性是一個(gè)關(guān)鍵問(wèn)題.如果數(shù)據(jù)在LLC(低級(jí)緩存)中被修改，那么它也必須立即在HLC(高級(jí)緩存)中修改.在多處理器中，如果HLC沒(méi)有傳輸?shù)絃LC，最終就會(huì)因?yàn)閿?shù)據(jù)不一致而導(dǎo)致程序錯(cuò)誤，這樣系統(tǒng)會(huì)產(chǎn)生錯(cuò)誤的結(jié)果，從而導(dǎo)致整個(gè)系統(tǒng)運(yùn)行錯(cuò)誤甚至崩潰.因此，解決緩存一致性問(wèn)題是邁向可靠性的重要一步.在本文中，將分析不同協(xié)議下的系統(tǒng)可靠性.

1.2.1 Write-Once

Write-Once協(xié)議[8]是最早的寫(xiě)入無(wú)效協(xié)議之一.它包括寫(xiě)回和寫(xiě)通過(guò).協(xié)議在每個(gè)節(jié)點(diǎn)中定義4種狀態(tài)來(lái)標(biāo)識(shí)緩存行的當(dāng)前狀態(tài)：無(wú)效狀態(tài)(Invalid)、有效狀態(tài)(Valid)、臟狀態(tài)(Dirty)和保留狀態(tài)(Reserved).無(wú)效狀態(tài)表示當(dāng)前緩存行不包含有效數(shù)據(jù).有效狀態(tài)表示當(dāng)前數(shù)據(jù)是LLC中的最新數(shù)據(jù)，HLC中有緩存行的副本，其他核心的緩存行中可能有副本.保留狀態(tài)也表示當(dāng)前緩存的數(shù)據(jù)是最新的，HLC有一個(gè)緩存行的拷貝數(shù)據(jù)，但是在其他核心上并沒(méi)有緩存行的拷貝數(shù)據(jù).臟狀態(tài)表示塊中數(shù)據(jù)是唯一的副本，與主內(nèi)存或任何其他緩存行都不一致.

在此協(xié)議當(dāng)中，保留狀態(tài)是一個(gè)對(duì)整體系統(tǒng)可靠性有所影響的不確定狀態(tài)，此狀態(tài)雖然是當(dāng)前緩存中的最新數(shù)據(jù)，但是由于數(shù)據(jù)更新時(shí)可能會(huì)導(dǎo)致緩存數(shù)據(jù)中的數(shù)據(jù)沒(méi)有及時(shí)地得到更新，CPU會(huì)認(rèn)為當(dāng)前緩存中的數(shù)據(jù)仍然是最新的，這樣就會(huì)對(duì)最終的結(jié)果產(chǎn)生影響.

1.2.2 MESI和MOESI

MESI[9]是一種廣泛用于支持回寫(xiě)策略的緩存一致性協(xié)議.顧名思義，它也定義了4種狀態(tài)：修改狀態(tài)(Modified)，共享狀態(tài)(Shared)，獨(dú)占狀態(tài)(Exclusive)和無(wú)效狀態(tài)(Invalid).

在修改狀態(tài)下，數(shù)據(jù)只存在于當(dāng)前LLC中，與HLC不同.獨(dú)占狀態(tài)下，數(shù)據(jù)僅存在于當(dāng)前的LLC中，但數(shù)據(jù)與HLC是保持一致的.在共享狀態(tài)下，數(shù)據(jù)可以存儲(chǔ)在其他緩存中，并且與HLC一致.最后，無(wú)效狀態(tài)描述了一條無(wú)效的緩存行，類(lèi)似于Write-Once協(xié)議.MESI解決了Write-Once當(dāng)中的保留狀態(tài)的問(wèn)題，但是卻存在著當(dāng)前緩存數(shù)據(jù)最新，但不能保證其他緩存中的數(shù)據(jù)最新的問(wèn)題，因此，學(xué)者們根據(jù)這樣的問(wèn)題提出了MOESI協(xié)議.

MOESI協(xié)議[10]與MESI相似，但是它增加了另一個(gè)狀態(tài)：自有狀態(tài)(Owned).在這種狀態(tài)下，塊中的可用數(shù)據(jù)是最新的，并且在其他本地緩存或LLC中必須有此數(shù)據(jù)的副本.但是，只有狀態(tài)為“自有”時(shí)的緩存才能修改數(shù)據(jù).

2 系統(tǒng)可靠性分析

本文中探討了CMP網(wǎng)絡(luò)的可靠性.首先，使用故障樹(shù)分析(FTA)來(lái)建立常見(jiàn)的多處理器模型的可靠性模型，例如總線結(jié)構(gòu)，然后，利用貝葉斯公式對(duì)HCS網(wǎng)絡(luò)進(jìn)行了分析.

2.1 失效模式及可靠性函數(shù)

當(dāng)一個(gè)處理器不能完成它的功能時(shí)，它被稱(chēng)為一個(gè)失效的處理器.可以用概率來(lái)描述系統(tǒng)的可靠性.

首先介紹了以下3個(gè)關(guān)鍵概念：

定義1.利用(t)函數(shù)來(lái)表示多處理器Rmp(t)的可靠性.如果T代表協(xié)議壽命，則事件(T>t)表示系統(tǒng)可以在[0，t]時(shí)間段內(nèi)無(wú)故障工作.

(1)

如果事件指示系統(tǒng)壽命小于t，則在[0,t]中失效.因此，F(xiàn)mp(t)=Pr(T≤t)稱(chēng)為多處理器的故障分布函數(shù)，

(2)

如果這個(gè)概率密度函數(shù)Fmp(t)已知，那么當(dāng)給定值t時(shí)，可以計(jì)算Rmp(t).

(3)

式中，Rmp(t)是狀態(tài)在時(shí)間間隔(0，t]內(nèi)的無(wú)故障概率.特別需要注意以下幾種特殊情況，Rmp(0)=1,Rmp(∞)=0,Fmp(0)=0，F(xiàn)mp(∞)=1.注意，隨著t值的增加，失效的可能性也隨之增加，無(wú)故障工作時(shí)間也逐步減小.

定義2.系統(tǒng)故障率，是指在時(shí)間t時(shí)開(kāi)始發(fā)生故障，經(jīng)過(guò)Δt的時(shí)間間隔完成故障的發(fā)生，因此故障發(fā)生在時(shí)間間隔(t，t+Δt]內(nèi)，表示為zmp(t).

(4)

定義3.系統(tǒng)壽命指的是故障發(fā)生前的總工作時(shí)間.因此，平均失效時(shí)間(MTTFmp)也是系統(tǒng)壽命的期望值，

(5)

假設(shè)緩存一致性協(xié)議的失效時(shí)間為T(mén)，如果它在tstart=0開(kāi)始工作，并且一直工作到時(shí)間t，那么在時(shí)間x中，協(xié)議的可靠性就為

Rmp(x∣t)=Pr(R>x+t∣T>t)=

(6)

2.2 系統(tǒng)分析

該系統(tǒng)由許多組件組成，這些組件根據(jù)特定的生產(chǎn)目標(biāo)進(jìn)行連接.系統(tǒng)的可靠性取決于其組件和系統(tǒng)結(jié)構(gòu)的可靠性.在給定組件故障數(shù)據(jù)和系統(tǒng)結(jié)構(gòu)的情況下，系統(tǒng)分析的目的是通過(guò)可靠性指標(biāo)(例如故障概率)來(lái)預(yù)測(cè)系統(tǒng)的可靠性.在本節(jié)中，使用FTA分析系統(tǒng)可靠性.

首先將討論各個(gè)系統(tǒng)的拓?fù)浣Y(jié)構(gòu)分析：

2.2.1 串行系統(tǒng)

在串行系統(tǒng)中，任何單元的故障都可能導(dǎo)致整個(gè)系統(tǒng)的故障.以Write-Once為例，假設(shè)系統(tǒng)中第i個(gè)處理器的壽命為ti(i=1,2,…,n)，并且t1,t2,…,tn彼此獨(dú)立.可以從等式(1)獲得第i個(gè)處理器的可靠性

Rmp(t)=P|ti>t|(i=1,2,…,n)

(7)

式中，t是規(guī)定的工作時(shí)間.由于系統(tǒng)的連續(xù)性，它的壽命是τ=min(t1,t2,…,tn)，因此系統(tǒng)可靠性可表示為

Rmp(t)=P|τ>t|=

P|t1>t,t2>t,…,tn>t|=

(8)

如果第i個(gè)處理器的故障率為λi(t)，則單元可靠性為

(9)

由式(8)和(9)，系統(tǒng)可靠性可表示為

(10)

(11)

這一分析揭示了3個(gè)關(guān)鍵點(diǎn).首先，串聯(lián)系統(tǒng)的可靠性Rs(t)等于單元可靠性Ri的乘積.其次，串行系統(tǒng)的可靠性Rs(t)小于或等于系統(tǒng)中最不可靠單元的可靠性.最后，由式(11)可知，當(dāng)元件數(shù)n增加時(shí)，MTTFs減小，即當(dāng)串聯(lián)系統(tǒng)中單元數(shù)增加時(shí)，系統(tǒng)可靠性降低.

2.2.2 并行系統(tǒng)

一個(gè)系統(tǒng)被稱(chēng)為并行系統(tǒng)，如果整個(gè)系統(tǒng)在所有單元發(fā)生故障時(shí)發(fā)生故障.

以MESI和MOESI為例，假設(shè)系統(tǒng)中第i個(gè)處理器的壽命是ti(i=1,2,…,n).它們彼此獨(dú)立.第i個(gè)處理器的可靠性可以描述為Rmp(t)=P|ti>t|(i=1,2,…,n)，假定初始時(shí)間t=0，則所有裝置正常，并在完全相同的時(shí)間開(kāi)始運(yùn)行.并聯(lián)系統(tǒng)的壽命為τ=max(t1,t2,…,tn).因此，系統(tǒng)可靠性可以表示為：

Rmp(t)=P|τ>t|=

1-P|t1≤t,t2≤t,…,tn≤t|=

(12)

當(dāng)?shù)趇個(gè)處理器故障率為zi時(shí)，系統(tǒng)可靠性為：

(13)

從式(13)展開(kāi)，將得到

(-1)n-1e-(z1+z2+…+zn)t

(14)

因此，并聯(lián)系統(tǒng)的平均故障時(shí)間為

(15)

因此，從式(13)可以看出，并聯(lián)元件越多，可靠性越高.

2.2.3k-端可靠性功能描述

故障樹(shù)模型不能準(zhǔn)確描述網(wǎng)格結(jié)構(gòu)，因此可以通過(guò)k-端可靠性模型來(lái)評(píng)估網(wǎng)絡(luò)的可靠性.

圖G=(U，E)由兩個(gè)集合組成：U是節(jié)點(diǎn)集，E是邊集.如果連接了兩個(gè)節(jié)點(diǎn)u1,u2，則路徑e正在工作.如果一組k節(jié)點(diǎn)(k?V,V是網(wǎng)絡(luò)中的所有節(jié)點(diǎn))中每對(duì)節(jié)點(diǎn)的路徑都是有效的，如果這些節(jié)點(diǎn)是連接的.這些工作路徑是：工作路徑.k工作路徑包括直接或間接連接到k節(jié)點(diǎn)的邊.因此，k終端可靠性是每對(duì)k個(gè)節(jié)點(diǎn)之間至少存在一個(gè)k工作路徑的概率.網(wǎng)絡(luò)的可靠性為:R(G，Φ，ψ), Φ→[0,1]為節(jié)點(diǎn)發(fā)生故障的概率，ψ→[0,1]為邊緣發(fā)生故障的概率.

3 緩存一致性協(xié)議的可靠性模型

通過(guò)對(duì)系統(tǒng)可靠性的定義，得到了可靠性模型所需的數(shù)值，同時(shí)，利用此方法建立了k-端網(wǎng)絡(luò)模型.以下是建模過(guò)程，并進(jìn)行了討論，以確保模型的正確性.

3.1 基于HCS網(wǎng)絡(luò)結(jié)構(gòu)的可靠性模型分析

HCS是具有對(duì)稱(chēng)結(jié)構(gòu)的，每個(gè)網(wǎng)絡(luò)接口具有相同的權(quán)重，最小的子系統(tǒng)可視為2×2網(wǎng)格結(jié)構(gòu).在計(jì)算了該子系統(tǒng)的可靠性之后，可以將這四個(gè)節(jié)點(diǎn)視為一個(gè)新節(jié)點(diǎn)，可以繼續(xù)使用此方法來(lái)計(jì)算4×4網(wǎng)格的可靠性，如圖4所示.最后，可以計(jì)算出來(lái)一個(gè)8×8的可靠性網(wǎng)格.得出了網(wǎng)絡(luò)的可靠性之后，可以在HCS或EB之上實(shí)現(xiàn)緩存一致性協(xié)議.

圖4 網(wǎng)格構(gòu)建過(guò)程

3.2 2-端可靠性模型

k-端可以描述k個(gè)節(jié)點(diǎn)之間的網(wǎng)絡(luò)可靠性，因此2-端可以描述兩個(gè)節(jié)點(diǎn)之間的可靠性.要計(jì)算系統(tǒng)可靠性(包括所有節(jié)點(diǎn)對(duì)的可靠性)，可以使用2-端的可靠性模型.圖5描述了節(jié)點(diǎn)的可靠性的計(jì)算.在圖5中，說(shuō)明了各個(gè)網(wǎng)絡(luò)接口的可靠性計(jì)算過(guò)程.其中，RL為網(wǎng)絡(luò)結(jié)構(gòu)中邊通道的可靠性，RN為網(wǎng)絡(luò)結(jié)構(gòu)中節(jié)點(diǎn)的可靠性.

首先，計(jì)算網(wǎng)絡(luò)接口1對(duì)網(wǎng)絡(luò)接口2的可靠性：

第1步. 當(dāng)所有鏈接均正常工作時(shí)，可靠性為：

R(1，2)1=R2×(RL1×RL2×RL3×RL4).

第2步. 僅鏈接X(jué)1工作，而鏈接X(jué)2，X3，X4出現(xiàn)故障，可靠性為：

R(1，2)2=R2×RL1×[(1-RL2)×(1-RL3)×(1-RL4)]

第3步. 當(dāng)鏈接X(jué)1出現(xiàn)故障而其他鏈接正常時(shí).

R(1，2)3=R2×(1-RL1)×RL2×RL3×RL4

下面計(jì)算網(wǎng)絡(luò)接口1至網(wǎng)絡(luò)接口3：

第4步. 與第一步類(lèi)似，所有鏈接均正常工作，可靠性為：

R(1，3)1=R3×(RL1×RL2×RL3×RL4)

第5步. 從網(wǎng)絡(luò)接口1到網(wǎng)絡(luò)接口3有兩條路徑，當(dāng)其中一條發(fā)生故障而另一條正在工作時(shí)，可靠性為：

R(1，3)2=R3×(RL1×RL2)×[(1-RL3)×

(1-RL4)]

第6步. 如果這兩條路徑的狀態(tài)發(fā)生變化，則可靠性為：

R(1，3)3=R3×[(1-RL1)×(1-RL2)]×(RL3×RL4)

最后，網(wǎng)絡(luò)接口1至網(wǎng)絡(luò)接口4與網(wǎng)絡(luò)接口1至網(wǎng)絡(luò)接口2相同，如圖5(g)(h)(i)所示.最后，整個(gè)系統(tǒng)的可靠性是所有節(jié)點(diǎn)的可靠性，因此該子系統(tǒng)的可靠性為Rs=4×RNI1.但是此計(jì)算過(guò)程具有重復(fù)的路徑，因此在最后必須除以2以消除重復(fù)路徑.

圖5 2×2網(wǎng)格到4×4網(wǎng)格的過(guò)程

為了評(píng)估EB和HCS的可靠性，需要計(jì)算RL的值.由于EB通道具有串行觸發(fā)器，因此其可靠性為RLE=(RF)4.對(duì)于HCS網(wǎng)絡(luò)中的流水線通道，RLH=1-(1-RF)4.在這些網(wǎng)絡(luò)中，所有節(jié)點(diǎn)和路徑都相同，因此RN=R1=R2=R3=R4和RL=RL1=RL2=RL3=RL4.

4 仿真結(jié)果和討論

本節(jié)將Write-Once，MESI和MOESI 3種一致性協(xié)議部署在HCS網(wǎng)絡(luò)中，通過(guò)在Virtex-7 FPGA平臺(tái)下進(jìn)行驗(yàn)證比較.

圖6和圖7分別表示3種協(xié)議隨著時(shí)間變化的可靠性和故障率.基于此模型，可在HCS網(wǎng)絡(luò)結(jié)構(gòu)中進(jìn)行可靠性評(píng)估.

圖6 可靠性功能曲線圖

現(xiàn)在建立了HCS可靠性模型，并將其與總線結(jié)構(gòu)進(jìn)行比較.總線結(jié)構(gòu)是串聯(lián)系統(tǒng)，所以RB=R4×(RL1×RL2×RL3).

在不同的時(shí)間，通過(guò)圖6提取了可靠性值.為每個(gè)節(jié)點(diǎn)選擇的值(Write-once, MESI, MOESI)是：

RN1=(0.90,0.95,0.96),

RN2=(0.80,0.90,0.92),

RN3=(0.70,0.82,0.85)，

RN4=(0.60,0.79,0.83).

這些值代表的節(jié)點(diǎn)如圖6所示，并假設(shè)RF=0.9.可以得到RLE=0.81和RLH=0.9999.圖8顯示了HCS中4節(jié)點(diǎn)中每個(gè)節(jié)點(diǎn)的可靠性.這4節(jié)點(diǎn)可以看作是一個(gè)新節(jié)點(diǎn).其中4超級(jí)節(jié)點(diǎn)可用于分析16個(gè)節(jié)點(diǎn)的HCS.通過(guò)這個(gè)方法可以推論整個(gè)64個(gè)節(jié)點(diǎn)的可靠性.

圖8 HCS中4個(gè)節(jié)點(diǎn)的子系統(tǒng)可靠性

圖8所展示的是4節(jié)點(diǎn)的可靠性.

評(píng)估結(jié)果如圖9所示.可以看到HCS結(jié)構(gòu)的可靠性要優(yōu)于EB和總線結(jié)構(gòu).同時(shí)MOESI的可靠性要比其他模型高的多，這也符合本文的分析.

圖9 HCS，EB和Bus之間的緩存一致性協(xié)議的可靠性的比較

5 結(jié) 論

在這項(xiàng)工作中，提出了一個(gè)緩存一致性可靠性模型，而且也比較了HCS網(wǎng)絡(luò)，EB網(wǎng)絡(luò)，總線結(jié)構(gòu)的可靠性.在以往的工作中，很少有人使用此方法來(lái)分析系統(tǒng)可靠性，因此，提出了一種基于高速緩存一致性的多核系統(tǒng)可靠性協(xié)議的模型.

在本文中，擴(kuò)展了先前的研究，并通過(guò)一種數(shù)學(xué)方法，建立了3種高速緩存一致性協(xié)議的可靠性模型.這項(xiàng)工作將有助于提高硬件設(shè)計(jì)的可靠性.通過(guò)使用k-端面模型來(lái)分析片上網(wǎng)絡(luò)結(jié)構(gòu)，獲得可靠性結(jié)果.結(jié)果顯示在第4節(jié)的圖6中，由圖可知，MOESI可靠性最高.但在圖7中，在t等于6.23×106之前，MESI的故障率要遠(yuǎn)低于MOESI.現(xiàn)在，盡管大多數(shù)硬件系統(tǒng)都使用MESI協(xié)議，但尚未進(jìn)行數(shù)學(xué)驗(yàn)證.HCS網(wǎng)絡(luò)比EB和總線結(jié)構(gòu)更可靠.因此，基于這些結(jié)果，未來(lái)的工作將把研究重點(diǎn)放在HCS網(wǎng)絡(luò)上，例如，將對(duì)內(nèi)存管理，進(jìn)程調(diào)度等方面進(jìn)行研究.同時(shí)，在未來(lái)的工作中，將針對(duì)片上網(wǎng)絡(luò)處理器有限資源問(wèn)題，對(duì)其任務(wù)進(jìn)行更加高效的調(diào)度，并且分析軟件的行為特性，如何更加有效的在片上網(wǎng)絡(luò)中運(yùn)行也會(huì)成為研究重點(diǎn).

致謝作者要感謝他們的實(shí)驗(yàn)室團(tuán)隊(duì)成員的幫助.這項(xiàng)研究得到了黑龍江省自然科學(xué)基金的資助.黑龍江省自然科學(xué)基金(優(yōu)秀青年項(xiàng)目)，批準(zhǔn)號(hào)：JJ2019YX0922.