張志龍，張長春，郭宇鋒，劉蕾蕾，吉新村

(南京郵電大學電子科學與工程學院，江蘇南京 210003)

射頻識別(Radio Frequency Identification，RFID)是一種非接觸式的自動識別技術(shù)。其中超高頻(Ultra High Frequency，UHF)頻段的應(yīng)用最為廣泛，它具有識別距離遠、傳送數(shù)據(jù)速度快、可靠性高等特點，被廣泛地應(yīng)用于物流管理、產(chǎn)品追蹤、高速公路收費等領(lǐng)域［1-2］。

數(shù)模轉(zhuǎn)換器(Digital to Analog Converter，DAC)是UHF RFID讀寫器發(fā)射鏈路中一個重要的組成部分，系統(tǒng)通過其產(chǎn)生模擬基帶信號送至射頻系統(tǒng)后進行調(diào)制、放大，最終通過天線發(fā)送出去。DAC按采樣原理可分為兩類:傳統(tǒng)的奈奎斯特DAC和∑-ΔDAC。相比于傳統(tǒng)型奈奎斯特DAC，∑-ΔDAC可以實現(xiàn)更高的分辨率、更易于集成，在高精度音頻處理、視頻、通信等領(lǐng)域正逐步取代傳統(tǒng)型DAC并得到廣泛的應(yīng)用。

1 ∑-ΔDAC系統(tǒng)中的插值濾波器

terpolation Filter，IF)、噪聲整形環(huán)路(Noise Shaping Loop，NSL)、低位DAC以及模擬低通濾波器(Low Pass Filter，LPF)。其中，IF實現(xiàn)過采樣技術(shù)，NSL實現(xiàn)噪聲整形技術(shù)，這是∑-ΔDAC主要采用的兩種技術(shù)。IF在系統(tǒng)中的位置如圖1所示。它主要作用是對高精度、低采樣率的信號的進行升采樣處理，并且濾除由于升采樣造成的鏡像信號，提高輸出信號的信噪比以及過采樣率。

圖1 ∑-ΔDAC整體框圖

插值濾波器一般由插值和濾波部分兩部分組成，如圖2a所示。插值部分主要作用是在相鄰兩個采樣點中插入L－1個值并提高采樣頻率，插值的方法很多，最簡單、最常用的是插零法，即在輸入信號每相鄰兩個值x(n)和x(n－1)之間插入L－1個零值，這并不影響傅里葉變換，也就是插零后的信號頻譜與原信號頻譜一致［6］，只是在頻

∑-ΔDAC一般由四部分組成［3-5］:插值濾波器(In-帶中產(chǎn)生了L－1個鏡像。濾波部分一般由數(shù)字濾波器實現(xiàn)，其主要功能就是濾除前面插值部分產(chǎn)生的鏡像。將采樣頻率從fs一次性升高到口OSR×fs，在理論上是可行的，但會導致整個電路都工作在最高的工作頻率上，這不僅浪費了大量的功耗，而且占用了非常多的硬件資源。同時，由于低通濾波器要達到非常窄的通帶和過渡帶，這樣就需要相當高的濾波器階數(shù)，這樣整個系統(tǒng)實現(xiàn)起來非常困難。因此通常采用多個濾波器級聯(lián)［7］，逐步提高采樣頻率的方法來實現(xiàn)。本設(shè)計采用的結(jié)構(gòu)如圖2b所示，在系統(tǒng)研究和理論分析的基礎(chǔ)上，采用了三級級聯(lián)的方式實現(xiàn)內(nèi)插。從圖中可以看出，插值濾波器的最前端為補償濾波器用來補償級聯(lián)積分梳狀(Cascaded Integrator-Comb，CIC)濾波器通帶內(nèi)的衰減，第二級為半帶濾波器(Halfband Filter，HF)實現(xiàn)兩倍的升采樣，最后一級為CIC濾波器實現(xiàn)8倍的升采樣，整個插值濾波器實現(xiàn)16倍升采樣濾波功能。

圖2 插值濾波器整體框圖

2 插值濾波器的設(shè)計

本文根據(jù)ISO/IEC 18000-6C協(xié)議設(shè)計的插值濾波器，可用于UHF RFID發(fā)射機中。該插值濾波器采用三級級聯(lián)結(jié)構(gòu)，實現(xiàn)16倍插值，采樣速率為3 MHz，最高工作頻率為48 MHz，處理最大信號帶寬為1.28 MHz。具體的設(shè)計方法為，首先確定設(shè)計指標，然后使用MATLAB對其進行系統(tǒng)級建模，并通過仿真對其系統(tǒng)級結(jié)構(gòu)及參數(shù)進行優(yōu)化，使得設(shè)計面積盡量減小，降低功耗，最后用Verilog HDL語言描述濾波器并對其進行仿真驗證。

2.1 指標確定

本文設(shè)計的插值濾波器采樣頻率為3 M略高于奈奎斯特采樣率，這樣有兩個好處:一是提高濾波器的過渡帶帶寬，降低了濾波器階數(shù);二是對于后面一級的濾波器的來說，其過渡帶已足夠?qū)挘瑹o需再用半帶濾波器實現(xiàn)插值功能，而可以直接采用CIC濾波器從而減少硬件開銷。由于后級的∑-Δ調(diào)制器采用的是5比特4階的誤差反饋型結(jié)構(gòu)，為使性噪比達到70 dB以上，OSR必須大于8，由于OSR必須為2的冪指數(shù)，所以取16。數(shù)據(jù)傳輸速率和調(diào)制方式共同決定占用帶寬。理論上，DBS-ASK、SSB-ASK和PR-ASK調(diào)制的最小信號帶寬分別為傳輸速率的4倍、3倍和2倍［8］。UHF RHD從發(fā)射機到標簽最大數(shù)據(jù)傳輸速率為128 kbit/s，調(diào)制后所得的最大基帶信號帶寬為512 kHz。從標簽至發(fā)射機，最大傳輸速率為640 kbit/s，經(jīng)調(diào)制后最大信號帶寬不會超過1.28 MHz，所以確定濾波器的最大帶寬為1.28 MHz。根據(jù)上述分析得到插值濾波器的主要設(shè)計指標如表1所示。

表1 插值濾波器的技術(shù)指標

2.2 補償濾波器設(shè)計

由于CIC濾波器通帶內(nèi)存在較大的衰減，且半帶濾波器通帶內(nèi)存在較小的波動，在級聯(lián)以后，插值濾波器的通帶衰減會變的很大，影響數(shù)據(jù)精度，因此需要設(shè)計一個補償濾波器對通帶內(nèi)的頻響進行補償。補償濾波器是一種典型的有限脈沖響應(yīng)(Finite Impulse Response，F(xiàn)IR)濾波器，其系數(shù)為偶數(shù)個，并關(guān)于中心對稱。補償濾波器響應(yīng)為反sine形狀，剛好補償了CIC濾波器sinc形狀的響應(yīng)。其系數(shù)比同階半帶濾波器多一倍的系數(shù)，本文對其系數(shù)進行了CSD編碼［9］。為了降低系統(tǒng)的功耗要求，將補償濾波器放在系統(tǒng)時鐘最低的部分，即所有上采樣濾波器之前。

2.3 半帶濾波器設(shè)計

半帶濾波器是一種特殊的FIR濾波器，具有通帶截止頻率和阻帶起始頻率關(guān)于0.5π對稱，通帶波動和阻帶波動相等等特點。半帶濾波器的中間系數(shù)為0.5，奇系數(shù)為0，這樣相比于其它FIR濾波器就減少了一半的運算量，又由于其偶系數(shù)關(guān)于中心對稱，可共用一個乘法單元，又減少了一半的運算量。用Matlab得到其系數(shù)，并對其系數(shù)進行CSD編碼，即將乘法運算用移位相加來實現(xiàn)，減少了運算量，降低了硬件消耗。表2列出了第二級半帶濾波器系數(shù)的CSD編碼，其中第一位為符號位。本文對CSD編碼略做改進，即得到濾波器系數(shù)的CSD編碼后統(tǒng)一將其左移15位，這樣減少總體的移位次數(shù)，也就是降低了運算量，最后將半帶濾波器的結(jié)果統(tǒng)一右移15位，得到最終輸出結(jié)果。

2.4 CIC濾波器設(shè)計

CIC濾波器［10］是一種結(jié)構(gòu)十分簡單的數(shù)字濾波器，只需加法器，運算速度快，在用作窄帶低通濾波器時有著很高的計算效率。因此在多采樣率系統(tǒng)中經(jīng)常用在多級抽取、插值結(jié)構(gòu)中的高頻工作級中。CIC濾波器一般分為3個部分:梳狀濾波器、插值器和積分器。對于插值濾波器，前半部分為梳狀濾波器，中間為插值器，后半部分為積分器(可帶延遲)，而降采樣濾波器剛好相反。N級傳統(tǒng)CIC濾波器級聯(lián)后的傳遞函數(shù)為

表2 半帶濾波器系數(shù)的CSD編碼

由式(1)可知CIC濾波器的性能由參數(shù)R，M和N共同確定，R是內(nèi)插因子即CIC濾波器的升采樣率;差分延遲M控制濾波器的頻率響應(yīng)，其決定插值后幅頻特性曲線的零點位置，一般取1即可;級數(shù)N控制阻帶衰減，加大N值可以加大阻帶衰減和旁瓣抑制，減小通帶混疊，但N越大通帶內(nèi)衰減就越大，所以N的值一般不超過5。

對于傳統(tǒng)的CIC濾波器，以本參數(shù)為例，得到的CIC濾波器的結(jié)構(gòu)如圖3所示。從圖中可以看出，積分部分為帶有延遲的積分器，并工作在濾波器的最高頻率上。該結(jié)構(gòu)的主要特點是擁有很高的規(guī)則性并且不需要乘法器。但同時也可以看出，積分器是遞歸結(jié)構(gòu)。為了避免積分器中的寄存器出現(xiàn)溢出，所以CIC濾波器的字長

式中:Bin是輸入信號位寬，其他參數(shù)參考式(1)。當濾波器階數(shù)或插值因子很高時，該結(jié)構(gòu)的缺點將顯現(xiàn)出來:積分器部分的內(nèi)部字長會變得很大并且由于這部分工作在最高過采樣頻率下，所以功耗也會增大;另一問題是高的字長也會增加功耗。

為了解決上述字長效應(yīng)和功耗大的問題，本文對CIC濾波器進行結(jié)構(gòu)優(yōu)化。對CIC濾波器傳遞函數(shù)進行約分，即消去分母部分得到的傳遞函數(shù)為

根據(jù) Nobel恒等式［11］，當多級系統(tǒng)包括線性系統(tǒng)，內(nèi)插器和抽取器時，可以在處理信號的流程中重新排列幾個部分的處理順序，以便系統(tǒng)能夠以更簡單的方式實現(xiàn)。對于插值濾波器，則

圖3 傳統(tǒng)CIC濾波器結(jié)構(gòu)

圖4給出了三級CIC濾波器分解過程，從圖4c中可以看出，CIC濾波器的設(shè)計采用三級結(jié)構(gòu)，實現(xiàn)8倍插值。每一級都由相同的低階FIR濾波器構(gòu)成，區(qū)別僅在于每一級濾波器的工作頻率不同。該結(jié)構(gòu)每一級位寬增加3位，共增加9位，與傳統(tǒng)CIC濾波器位寬計算公式結(jié)果一致，解決了傳統(tǒng)CIC濾波器需要考慮的位寬問題。這種高度規(guī)則的結(jié)構(gòu)使結(jié)構(gòu)設(shè)計和版圖設(shè)計也變得更加容易。

圖4 三級CIC濾波器分解結(jié)構(gòu)

3 仿真與驗證

對于數(shù)字濾波器的系統(tǒng)仿真，主要是應(yīng)用MATLAB中的Simulink仿真工具搭建插值濾波器系統(tǒng)，并在整個系統(tǒng)中對數(shù)字濾波器性能進行仿真驗證。插值濾波器系統(tǒng)仿真如圖5所示，其中輸入的幅度為0.6 V，頻率為0.5 MHz的正弦信號，采樣率為3 MHz。圖6為每個點的測試波形。通過對仿真波形進行分析可得出所設(shè)計的由補償濾波器、半帶濾波器和CIC構(gòu)成的插值濾波器已經(jīng)很好地完成了插值濾波的功能。

通過MATLAB產(chǎn)生10位量化0.25 MHz的正弦信號，采樣頻率為3 MHz。前仿真采用Modelsim軟件，后仿使用VCS軟件。圖7所示為前后仿真對比，第一個波形為插值濾波器的輸入信號，從圖中可以清晰的看出，每個周期有12個采樣點，沒有滿幅輸入(滿幅輸入為1 023)是因為信號經(jīng)過補償濾波器補償后輸出會產(chǎn)生溢出;中間波形為插值濾波器最終輸出，從圖中可以看出插值后的波形很平滑，很好地實現(xiàn)了插值功能;最后一個波形是版圖后仿的結(jié)果，使用VCS軟件進行仿真，圖中顯示基本與前仿無多大差別。

圖5 插值濾波器的simulink模型

圖6 插值濾波器的系統(tǒng)仿真波形(截圖)

圖7 前后仿真波形輸出對比

整個插值濾波器的版圖，核利用率達到0.68，芯片面積為720 μm ×720 μm，功耗約為5 mW，采用encounter軟件自動布局布線。

4 小結(jié)

經(jīng)過上述分析和仿真可以得出，本文設(shè)計的插值濾波器很好的實現(xiàn)了16倍插值濾波。補償濾波器與半帶濾波器的系數(shù)采用了CSD編碼，降低了系統(tǒng)的復(fù)雜性和功耗，通過對CIC濾波器進行優(yōu)化進一步降低電路功耗?；跇藴?.18 μm CMOS工藝，實現(xiàn)了整個濾波器組，電路性能達到指標要求。

圖8 版圖(截圖)

:

［1］劉宏偉，李成.ISO/IEC 18000-6C簡析［J］.信息技術(shù)與標準化，2007，7(7):17-20.

［2］ISO/IEC_CD 18000-6C，Information technology radio frequency identification for item management.part 6:parameters for air interface communications at 860 MHz to 930 MHz［S］.2005.

［3］PARIKH V K，BALSARA P T，ELIEZER O E.All digital-quadraturemodulator based wideband wireless transmitters［J］.IEEE Trans.Circuits and Systems，2009，56(11):2487-2497.

［4］QIU Dong，YI Ting，HONG Zhiliang.A low-power triple-mode sigmadelta DAC for reconfigurable(WCDMA/TD-SCDMA/GSM)transmitters［C］//Proc.Design Automation Conference(ASP-DAC)，2011.Yokohama:IEEE Press，2011:119-120.

［5］鄧玉清，唐寧.高精度音頻∑-ΔDAC 的設(shè)計［J］.電視技術(shù)，2011，35(7):56-58.

［6］金劍，唐寧.∑-ΔDAC中多級插值濾波器的研究與設(shè)計［J］.電子器件，2009，32(5):916-919.

［7］CHEN Run，LIU Liyuan，LI Dongmei.A novel multi-stage interpolation filter design technique for high-resolutio∑-ΔDAC［J］.Chinese Journal of Semiconductors，2007，28(11):1735-1741.

［8］陳梓敏，范國良.淺談對《800/900MHz頻段射頻識別(RFID)技術(shù)應(yīng)用規(guī)定(試行)》的理解［J］.中國無線電，2007，8(13):31-33.

［9］FULLER A T G，NOWROUZ IAN B，ASHRAFZADEH F.Optimization of FIR digital filters over the canonical signed-digit coefficient space using genetic algorithms［J］.Digital Signal Processing，1998，20(2):456-459.

［10］HOGENAUER E B.An economical class of digital filters for decimation and interpolation［J］.IEEE Trans.Acoustics，Speech，and Signal Processing，1981，29(2):155-162.

［11］ZHOU Jinglei，LI Chengliang，QI Bo，et al.CIC interpolation filter design in the audio decoder［C］//Proc.International Conference on Computer and Communication Technologies in Agriculture Engineering.Chengdu:［s.n.］，2010:141-144.