張自然　李　俊　李長嘯

摘要：長期演進(LTE)系統(tǒng)對調(diào)度時延提出了非常嚴格的時間要求，并且LTE的空口速率很大，這對處理基帶部分的器件提出了非常高的要求，原來的單核處理器已經(jīng)不能滿足系統(tǒng)的需求。本文利用多核處理器實現(xiàn)LTE上行解調(diào)、譯碼的并行處理，并設計了多核并行處理方法，通過測試結果的分析，這種方法取得了很好的效果。

關鍵詞：LTE；PUSCH 信道；解調(diào)；譯碼；多核處理器

Abstract: Long Time Evolution (LTE) is strict with the system processing time, and the peak uplink and downlink speed of air interface is very high, so the requirements for the baseband processing chip are high. The use of three-core processor could be 2.6 times faster than single-core processor, it is shown that the LTE uplink demodulation and decoding time is greatly reduced by multi-core parallel processing.

Key words:LTE; PUSCH channel; demodulate; decode; multi-core processor

長期演進(LTE) 為3G的長期演進，根據(jù)LTE協(xié)議中對于上行混合自動重傳請求(HARQ)時延的要求，eNodeB從接收完物理上行共享信道(PUSCH)子幀到下行開始發(fā)送相應的數(shù)據(jù)包譯碼正確(ACK)或數(shù)據(jù)包譯碼錯誤(NACK)響應的時間為3 ms。經(jīng)過測試，如果直接利用單核處理器來串行處理上行的解調(diào)、譯碼，在用戶設備(UE)類型為能力級5(Category5)，傳輸塊(TB)大小為75 056 bit，上行采用虛擬多輸入多輸出(MIMO)，空中接口流量達到150 Mb/s時，總的處理時延將無法滿足協(xié)議要求。因此，為了減小處理時延，考慮利用多核處理器來進行并行處理上行解調(diào)和譯碼，縮短處理時間以滿足協(xié)議規(guī)定的3 ms的處理時延。[1-6]

1 多核處理器架構和原理

1.1 多核處理器架構

多核處理器技術是最近CPU設計中的一項新興技術，它把兩個或兩個以上的處理器核集成在一塊芯片上，以增強芯片的處理能力。本文用到的多核處理器將3個處理器核(Core)集成在1枚芯片上，各個處理器核之間共享內(nèi)存和其他外部設備，3個處理器核分別叫作Core0、Core1、Core2，每個處理器核上都設置有獨立的高速二級緩存，以減小多核處理器在并行訪問內(nèi)存時的瓶頸效應。對任何共享資源(例如DDR2中的某一段共享代碼或數(shù)據(jù))均可以通過信號量來實現(xiàn)多核之間的共享和互斥。每一個處理器核上都運行一個獨立的實時操作系統(tǒng)(RTOS)，而各個處理器核之間通過信號量進行通信。運行在一個處理器核上的任務可以和運行在同一處理器核上的任務通信，這樣，任務間就可以通過協(xié)同通信來完成特定的應用。而通過將應用劃分為不同的可以并行運行的任務而運行在不同的處理器核上，就可以并行地處理數(shù)據(jù)，從而達到提高系統(tǒng)處理能力的目的。

1.2 多核并行處理原理分析

在單核中進行的串行處理如何轉換為多核中進行的并行處理呢？假定串行處理分為3個模塊A、B、C，單核處理3個模塊的時間為T1、T2、T3，如果采用多核并行處理，可以采用的方法包括以下幾種。

1.2.1 流水線方式

A、B、C這3個模塊分別在Core0、Core1、Core2處理。

將A模塊分解成子過程A1、A2、A3，B模塊分解成子過程B1、B2、B3，C模塊分解成C1、C2、C3子過程，A模塊每處理完一個子過程就交給B模塊處理，然后B模塊每處理完一個子過程再交給C模塊處理，這樣形成流水處理方式，流水圖樣如圖1所示。流程后面處理的核不用等到前面處理的核把這個模塊做完才開始處理，而是前面一個核在完成模塊的一個子過程后就交給下個核進行處理，這樣就可以流水起來，達到并行處理的目的。

1.2.2 分布式處理

每個Core都處理A、B、C模塊，對于一個UE，在單個Core對A、B、C模塊的處理滿足時延要求時，把一個UE的A、B、C 模塊在Core0、Core1、Core2上進行分布式處理。由于每個Core都處理A、B、C模塊，那么可以把多個UE分在不同的Core上進行負荷分擔，達到并行處理的目的。處理圖樣如圖2所示：

圖2中(a)和(b)的區(qū)別在于：(a)圖中模塊B需要等模塊A的所有子過程處理完之后才能處理，(b)圖中模塊A和模塊B可以同時進行。

2 LTE PUSCH信道解調(diào)譯碼多核并行處理分析和設計

2.1 PUSCH信道介紹

PUSCH用于傳輸業(yè)務數(shù)據(jù)，多UE共享，通過媒體接入控制(MAC)調(diào)度器來進行調(diào)度。

在UE側，PUSCH信道的處理流程如圖3所示。

PUSCH信道的解調(diào)譯碼流程如圖4所示。

2.2 系統(tǒng)時延要求

2.2.1 LTE上行HARQ處理時延要求

LTE在混合自動重傳請求(HARQ)的上行，由于HARQ 是同步的，eNodeB在收到上行共享信道(UL-SCH)的數(shù)據(jù)包后，經(jīng)過信道估計、MIMO解碼、離散傅里葉逆變換(IDFT)、解調(diào)、譯碼等，然后在給定的時間在空中接口下ACK或NACK，eNodeB處理的所有時間為3 ms。

2.2.2 單核的測試情況

采用單核處理器，處理器CPU主頻為1 GHz。測試例為：一個20 MHz帶寬的小區(qū)，1 200個子載波，eNodeB有4天線接收，UE由2天線發(fā)射，上行接收采用虛擬MIMO，即4×2的MU-MIMO, 2個碼字, 傳輸塊的大小為75 056 bit，采用64QAM調(diào)制方式，峰值流量為150 Mb/s。測試數(shù)據(jù)如表1所示，總的時間為5.92 ms，大于給定的3 ms的處理時間，所以采用單核的處理器已經(jīng)不能滿足系統(tǒng)的時延要求。

2.3 解調(diào)譯碼多核并行處理可行性分析

對于解調(diào)，可以從時域按照調(diào)制符號來進行多核之間的拆分，不必等到所有調(diào)制符號都得到就可以開始處理。

對于解擾，可以從時域按照軟比特來進行多核之間的拆分，每個核都需要產(chǎn)生整個擾碼序列，不必等到所有軟比特都得到就可以開始處理。

對于控制和數(shù)據(jù)解復用，多核之間的拆分只能按照用戶來進行，不同的用戶可以在不同的Core上處理。將同一個用戶的解復用分到不同的核上處理實現(xiàn)復雜度非常高，并且由于解復用的過程還包含一個傳輸間隔(TTI)內(nèi)不同SC-FDMA符號之間的解交織，因此必須是在一個TTI收齊之后才能開始處理。

對于解速率匹配，多核之間的拆分可以按照碼塊進行，即不同的用戶可以在不同的Core上處理，同一個用戶的不同碼塊也可以在不同的Core上處理。

對于編碼塊CRC校驗，多核之間的拆分可以按照碼塊進行，即不同的用戶可以在不同的Core上處理，同一個用戶的不同碼塊也可以在不同的Core上處理。某個編碼塊譯碼完成之后就可以進行編碼塊CRC，不必等待所有碼塊都譯碼完成。

對于碼塊連接，多核之間的拆分只能按照用戶來進行，同一個用戶只能在一個Core上處理。某個編碼塊譯碼完成之后就可以進行碼塊連接，不必等待所有碼塊都譯碼完成。

對于傳輸塊CRC校驗，多核之間的拆分只能按照用戶來進行，同一個用戶只能在一個Core上處理。只能等待所有碼塊都譯碼完成才能開始處理。

2.4 多核解調(diào)譯碼并行處理設計

解調(diào)譯碼并行處理如圖5所示。

Core0作為調(diào)度核，Core1和Core2為非調(diào)度核。調(diào)度核調(diào)度的原則是：新增用戶如果需要的處理資源不超過單核的限制，按照UE進行在各個Core間進行負荷分擔；新增用戶需要的處理資源超過單核處理能力，對占用資源最大的用戶進行子過程分解進行并行處理。

2.4.1 調(diào)度核處理方案

對每個處理函數(shù)，以ProcessFunc為例，再外包一層ProcessDispatch函數(shù)，調(diào)度核Core0的ProcessDispatch函數(shù)的流程圖如圖6所示。

首先對該Process進行調(diào)度，如果Core0可以自己完成，那么直接調(diào)用ProcessFunc函數(shù)處理。如果需要分派，則將參數(shù)打包放到Core1和Core2的參數(shù)池內(nèi)，通知Core1和Core2開始處理，同時調(diào)用Core0的ProcessFunc處理分派給自己的部分，然后Core0等待收集處理完的數(shù)據(jù)，收集齊之后ProcessFunc處理完畢。

2.4.2非調(diào)度核方案

非調(diào)度核增加一個優(yōu)先級較高的任務DispatchTsk，專門處理調(diào)度核Core0分派的子過程，該任務由調(diào)度核觸發(fā)。DispatchTsk從參數(shù)池內(nèi)取出ProcessFunc的入口參數(shù)，調(diào)用ProcessFunc函數(shù)處理，完成后將該子過程設置完成標志，并通知調(diào)度核Core0。為了減少調(diào)度核Core0的等待時間，將DispatchTsk的優(yōu)先級設置成比本核的業(yè)務處理任務高，使DispatchTsk得到及時響應。在DispatchTsk沒有得到控制權時，非調(diào)度核處理本核的業(yè)務處理任務。這一處理流程如圖7所示。

3 結果分析

以解速率匹配為例進行單核串行和多核并行處理測試，測試數(shù)據(jù)如表2所示。

表2的測試數(shù)據(jù)表明采用3核并行處理，可以得到大部分情況下多核比單核處理快2.6倍以上的處理速度，可見利用多核進行并行處理可以大大的縮短LTE上行解調(diào)、譯碼的處理時間。這種多核并行處理的方法也為無線通信系統(tǒng)的設計提供了一種新的思路。

4 結束語

將來的通信系統(tǒng)要求能支持的空中接口峰值速率越來越大，而對系統(tǒng)處理的處理時延要求卻越來越短，如何提高系統(tǒng)的處理速度和處理能力，降低系統(tǒng)的處理時延是通信系統(tǒng)的一個關鍵[7-12]。本文分析了多核并行處理思路，提出了一種利用多核處理器架構來進行LTE 上行解調(diào)和譯碼并行處理的方法，解速率匹配的測試結果表明，這種設計方法取得了很好的效果。

5 參考文獻

[1] 3GPP TSG RAN1#50bis.Timing and HARQ [S]. 2007.

[2] 3GPP TS36.212 v8.1.0. Multiplexing and Channel Coding[S]. 2007.

[3] 3GPP TS36.211 v8.1.0. Physical Channels and Modulation[S]. 2007.

[4] 3GPP TS36.201 v8.1.0. Physical Layer: General Description[S]. 2007.

[5] 3GPP TS36.204 v8.0.0. Base Station (BS) Radio Transmission and Reception[S].2007.

[6] 3GPP TS36.306 v8.0.0. User Equipment (UE) Radio Access Capabilities[S]. 2007.

[7] 佟學儉,同濤. OFDM移動通信技術原理與應用[M]. 北京:人民郵電出版社,2000.

[8] 曹志剛,錢亞生. 現(xiàn)代通信原理[M].北京:清華大學出版社,1992.

[9] TANENBAUM A S.現(xiàn)代操作系統(tǒng)[M]. 陳向群,等譯. 北京:機械工業(yè)出版社,1999.

[10] HOLMA H, TOSKALA A. WCDMA for UMTS-HSPA evolution AND LTE[M]. 4th ed. New York,NY,USA:John Wiley & Sons ltd, 2007.

[11] 王念旭. DSP 基礎與應用系統(tǒng)設計[M].北京:北京航天航空大學出版社,2001.

[12] 申敏,鄭建宏,劉棟. DSP原理及其在移動通信中的應用[M].北京:人民郵電出版社,2001.

收稿日期：2008-02-22

張自然，畢業(yè)于電子科技大學?，F(xiàn)任中興通訊股份有限公司高級工程師，主要從事UMTS、LTE等無線通信系統(tǒng)的前沿技術研究工作。已發(fā)表論文5篇，提交專利2篇。

李俊，畢業(yè)于華中科技大學?，F(xiàn)任中興通訊股份有限公司高級工程師，主要從事UMTS、LTE等無線通信系統(tǒng)的前沿技術研究工作。

李長嘯，畢業(yè)于電子科技大學?，F(xiàn)任中興通訊股份有限公司工程師，主要從事UMTS、LTE等無線通信系統(tǒng)的前沿技術研究工作。