胥 權(quán)，趙 新，龔 敏，高 博，Maureen Willis

（四川大學(xué)物理學(xué)院微電子系微電子技術(shù)四川省重點實驗室，成都 610064）

1 引言

隨著工藝尺寸的縮小，越來越多的A/D、D/A 轉(zhuǎn)化器芯片選擇在片上集成基準(zhǔn)源電路，追求高精度的集成電路系統(tǒng)對于基準(zhǔn)源的溫度系數(shù)有著較高的要求。實際芯片制造過程中，基準(zhǔn)電壓受工藝影響存在實際誤差。傳統(tǒng)的帶隙基準(zhǔn)源一般僅對三極管基極-發(fā)射極電壓VBE進行一階溫度系數(shù)補償，而不去考慮其中包含的溫度高階非線性項，因此溫度系數(shù)僅能達到20×10－6/℃～100×10－6/℃，難以滿足高精度系統(tǒng)對基準(zhǔn)源的要求[1]。對此，有研究報道提出了高階非線性溫度補償技術(shù)。常用的高階溫度補償技術(shù)有指數(shù)曲率補償、分段式溫度補償[2-3]、電阻比例補償以及VBE線性化補償?shù)萚4]，通過補償可實現(xiàn)3×10－6/℃～6×10－6/℃的溫度系數(shù)。

芯片制作并完成封裝后，由于設(shè)備精度以及實驗準(zhǔn)確性的問題，實際器件參數(shù)與設(shè)計電路中器件參數(shù)存在差異，難以通過理論分析進行修調(diào)。例如芯片實際制造過程中電阻阻值存在10%～30%的偏差，電阻間失配為0.1%～1%[5]，此外電阻阻值還受溫度的影響。通過實驗測量進行摸索性測試，只能在溫度范圍內(nèi)進行重復(fù)實驗，耗費大量時間和成本。因此修調(diào)電路被大量應(yīng)用于處理設(shè)計指標(biāo)與實際參數(shù)間的誤差。

本文設(shè)計的帶隙基準(zhǔn)源通過高階補償電路使溫度漂移系數(shù)達到2.98×10－6/℃。為了實現(xiàn)片上重設(shè)基準(zhǔn)源輸出電壓的精度，引入了數(shù)字修調(diào)技術(shù)進行調(diào)控。通過設(shè)計基于電阻網(wǎng)絡(luò)的修調(diào)電路，實現(xiàn)了一個輸出電壓可調(diào)整的基準(zhǔn)源。

2 帶隙基準(zhǔn)源的設(shè)計

2.1 基本原理

在帶隙基準(zhǔn)源中，三極管的VBE具有負溫度系數(shù)，熱電壓VT具有正溫度系數(shù)。通過對二者進行加權(quán)計算，可以得到不受溫度影響的基準(zhǔn)電壓[6]。

傳統(tǒng)的Neuteboom 基準(zhǔn)源如圖1 所示[7]。圖1 中VCC代表電源電壓，Q1、Q2、Q3為PNP 型三極管，AMP為運算放大器，“+”為其正向輸入端，“－”則為其反向輸入端，R1、R2為所用電阻，M1、M2、M3為PMOS 構(gòu)成的電流鏡，VREF為基準(zhǔn)源的輸出電壓，流經(jīng)R1的電流為正溫度系數(shù)電流IPTAT。

圖1 傳統(tǒng)Neuteboom 基準(zhǔn)源

溫度系數(shù)利用PNP 型三極管的電流與溫度的相關(guān)性產(chǎn)生。基準(zhǔn)源的輸出電壓為：

式中VBE(Q3)為Q3的基極發(fā)射極電壓，ΔVBE為正溫度系數(shù)電壓差，m1,2為Q1、Q2的發(fā)射極面積之比，n1,2為Q1、Q2的三極管并聯(lián)個數(shù)之比。通過調(diào)節(jié)R2/R1的值，對三極管的VBE一階溫度系數(shù)進行補償，從而得到與溫度變化無關(guān)的VREF。

2.2 改進的帶隙基準(zhǔn)源電路設(shè)計

對于正向工作的三極管，TSIVID 對VBE的溫度特性做了詳細的研究[8]，給出了VBE的解析形式：

式中VG0是溫度在0 K 時硅半導(dǎo)體材料的帶隙電壓，約為1.205 V；T為溫度變量；Tr是參考溫度；η 是硅遷移率的溫度依賴性常數(shù)，由工藝決定，其值為3.6～4；α是三極管集電極電流IC與溫度的關(guān)系常數(shù)（IC∝Tα），當(dāng)三極管集電極電流與溫度成正比時，α=1，當(dāng)三極管集電極電流與溫度無關(guān)時，α=0。

由于VTlnT為溫度非線性項，通過對VBE的計算分析，僅進行傳統(tǒng)一階溫度系數(shù)補償?shù)幕鶞?zhǔn)源無法消除其中的高階非線性項TlnT，即基準(zhǔn)源輸出電壓還存在一定的溫度相關(guān)性。為了滿足基準(zhǔn)源輸出電壓對于溫度系數(shù)的高精度設(shè)計要求，本文采用溫度敏感電阻R1實現(xiàn)電路的高階溫度補償。

電源電壓為5 V 的條件下，本文設(shè)計的基準(zhǔn)源主體電路如圖2 所示，包括運算放大器、溫度補償電路、共源共柵電流鏡以及PNP 型三極管。IINT為流入的補償電流，IPTAT(NEW)為該電路結(jié)構(gòu)下的正溫度系數(shù)電流，IC(Q4)為Q4的集電極電流，ΔVBE(INT)為該電路結(jié)構(gòu)下的正溫度系數(shù)電壓差，VP1、VP2、VP3為PMOS 的柵極輸入電壓，PMOS 管P1、P2、P3、P4構(gòu)成電流鏡M1，M為構(gòu)成電流鏡M1的MOS 管寬長比，NMOS 管N1、N2構(gòu)成電流鏡M2。電流鏡M2接入的電阻R1為多晶硅電阻，電阻R1支路提供溫度補償電流，并引入到Q3、Q4支路進行溫度補償。

圖2 帶溫度補償基準(zhǔn)源的主體電路

一階溫度系數(shù)補償采用三極管的VBE與ΔVBE以合適的系數(shù)加權(quán)實現(xiàn)。高階溫度系數(shù)補償通過溫敏電阻R1的引入實現(xiàn)。采用電流鏡將溫敏電阻產(chǎn)生的補償電流引入到基準(zhǔn)源中的三極管發(fā)射極中，對電流鏡的比例進行調(diào)整實現(xiàn)引入補償電流大小的改變，從而改變PNP 的VBE溫度系數(shù)。

為了減小阻值受工藝誤差和環(huán)境溫度影響而帶來的不匹配，設(shè)計中令R2與R3的阻值一致，并通過版圖布局減小電阻間的失配，有助于提高實際應(yīng)用中的精度。

R1的溫度系數(shù)Tfac如下：

對R1的Tfac進行溫度求導(dǎo)得到

式中Ptc1與Ptc2是電阻R1的器件參數(shù)，由工藝決定，是與溫度無關(guān)的系數(shù)，Tfac包含溫度的正相關(guān)二次項。

通過上述分析，流經(jīng)R1的電流會由于R1的正溫度系數(shù)產(chǎn)生一個高階溫度補償電流IINT，IINT同時也是流經(jīng)N1的電流。

式中μn為NMOS 的載流子遷移率，Cox為單位柵氧電容，w、l為N1的寬、長，VG(N1)為N1的柵極輸入電壓，VTHN為NMOS 的閾值電壓，KN為1/2μnCox(w/l)。

對IINT進行溫度求導(dǎo)，只考慮R1帶來的溫度系數(shù)變化，得到：

式（8）的分母大于0，可以看出當(dāng)?Tfac/?T＞0，即高溫情況下，IINT與T負相關(guān)。

三極管的VBE與偏置電流的關(guān)系如下：

因此在引入補償電流IINT之后得到：

式中VBE(INTQ4)為Q4新的基極-發(fā)射極電壓，β 為PNP 的直流放大倍數(shù)，m3,4為Q3、Q4的發(fā)射極面積之比，n3,4為Q3、Q4的三極管并聯(lián)個數(shù)之比，IE為PNP 的發(fā)射極電流，IS為反向飽和電流。

由圖2 可見，通過電流鏡M1將IINT引入到Q3的偏置電流中，使得VBE(Q3)受R1溫度系數(shù)影響。同時，在電路結(jié)構(gòu)中Q3與Q4的發(fā)射極并聯(lián)，由于未并聯(lián)前VBE(Q3)、VBE(Q4)大小不同，因此MIINT+IC(Q4)會按照Q3、Q4的面積進行分配。此時流入Q4發(fā)射極的電流帶有一定的負溫度系數(shù)，VBE(Q4)得到補償。

在三極管Q1(Q2)與Q3(Q4)的發(fā)射極面積之比為1∶4、Q1(Q2)與Q3(Q4)的并聯(lián)個數(shù)之比為1∶8 的情況下，調(diào)整M，對應(yīng)的電流比為IE(Q1)∶IE(Q2)∶IE(Q5)=2∶4∶1，IE(Q1)、IE(Q2)、IE(Q5)分別代表流入Q1、Q2、Q5發(fā)射極的電流。此時得到補償后的正溫度系數(shù)電流為：

補償后的輸出基準(zhǔn)電壓VREF(NEW)為：

因為IINT在高溫下與溫度負相關(guān)，VTln (T/Tr)與VTln[MIINT/IC(Q4)]在高溫下進行耦合，從而實現(xiàn)了VREF受R1溫度系數(shù)補償?shù)母呔然鶞?zhǔn)源輸出。

3 修調(diào)電路設(shè)計

為了在實際應(yīng)用中對外界因素的影響進行調(diào)控，本文在負反饋的運算放大器中引入修調(diào)電路，通過改變動態(tài)電阻網(wǎng)絡(luò)的阻值范圍，實現(xiàn)對基準(zhǔn)源輸出電壓的微調(diào)。修調(diào)電路中包含運算放大器以及動態(tài)電阻網(wǎng)絡(luò)，電阻網(wǎng)絡(luò)控制信號由外部輸入，修調(diào)電路如圖3 所示。

圖3 修調(diào)電路

圖3（a）中，Vx和Vy為節(jié)點電壓，RT1、RT2、RT3、RT4、RT5為修調(diào)電路所用電阻，VOUT為電路輸出電壓。圖3（b）中，A1～A6和A1N～A6N為輸入數(shù)字信號，AXN為AX經(jīng)過反向器后的輸出，R1A～R64A阻值均為單位電阻R，MOS 管支路兩端分別接到電阻網(wǎng)絡(luò)與放大器輸入端，放大器輸入端電壓在圖3 中等效為VREF。在輸入信號時僅有一條MOS 管支路選通到VREF，其余MOS 管支路未完全導(dǎo)通，從而將電阻網(wǎng)絡(luò)64R分隔為RT3和RT2。利用運放的閉環(huán)增益對VOUT進行調(diào)整，VOUT與地之間的總電阻RTOT為：

式中RT2和RT3為電阻網(wǎng)絡(luò)調(diào)控的可變電阻，RT2+RT3為64R。

利用戴維南等效定理計算Vx和Vy：

利用放大器兩端虛短虛斷原理計算VOUT：

式中K表示電阻網(wǎng)絡(luò)對基準(zhǔn)源輸出電壓的修調(diào)系數(shù)，RT5?RT4，RT5?64R，同時RT1=RT5。

輸出結(jié)果近似為：

通過調(diào)節(jié)RT2與RT3的阻值實現(xiàn)對基準(zhǔn)源電壓的微調(diào)，通過RT2的最大值與最小值確定K的動態(tài)范圍，其中KMIN和KMAX分別為K的最小值與最大值。

外部輸入信號通過熔絲可進行校準(zhǔn)。外部輸入信號通過熔絲進行一次性編程，依據(jù)熔絲熔斷與否可輸出數(shù)字邏輯高低電平，從而實現(xiàn)對電阻網(wǎng)絡(luò)的邏輯信號輸入。

4 仿真結(jié)果與分析

本文基于0.18 μm CMOS 工藝設(shè)計2.5 V 輸出電壓基準(zhǔn)源電路，完成版圖設(shè)計，通過Spectre 仿真進行寄生參數(shù)提取并完成后仿真驗證，電源電壓為5 V。溫度補償基準(zhǔn)源經(jīng)過修調(diào)電路后輸出的溫度特性曲線如圖4 所示，TT 工藝角條件下，工作溫度范圍為－40～125 ℃，VREF的變化范圍為2.46780～2.46908 V，變化大小僅為1.28 mV，溫度系數(shù)為2.98×10－6/℃，在27 ℃室溫條件下輸出基準(zhǔn)源電壓約為2.467 V，實現(xiàn)高精度的設(shè)計要求。

圖4 基準(zhǔn)源溫度特性

在室溫27 ℃的仿真條件下，對A1～A6從000000變化到111111 的基準(zhǔn)源輸出電壓進行測試，共有64個數(shù)值，其中VREF的均值VREF(average)取VREF(MIN)與VREF(MAX)之和的一半，ΔV為每組數(shù)據(jù)與VREF(average)的差值。不同工藝角條件下，通過版圖后仿真，基于輸入信號的變化對應(yīng)的基準(zhǔn)源輸出電壓變化范圍如表1 所示。不同工藝角下，輸出電壓的動態(tài)范圍值約為0.1314 V，電壓修調(diào)步長ΔVREF/STEP約為2 mV，實現(xiàn)了對基準(zhǔn)源輸出電壓的高精度修調(diào)，同時可調(diào)控的輸出電壓范圍較大。

表1 電阻網(wǎng)絡(luò)修調(diào)后不同工藝角下基準(zhǔn)源輸出電壓

整體電路版圖如圖5 所示，包含了電阻修調(diào)網(wǎng)絡(luò)、閉環(huán)放大器以及基準(zhǔn)源主體電路。版圖中將PNP 作為單獨區(qū)域，周圍布置Dummy 實現(xiàn)匹配。

圖5 整體版圖

5 結(jié)論

本文設(shè)計了一款高精度基準(zhǔn)電壓源，針對環(huán)境以及工藝因素改變對實際片上基準(zhǔn)源精度的影響，在電路結(jié)構(gòu)中設(shè)計了數(shù)字修調(diào)電路，參考軟件測試數(shù)據(jù)的輸出電壓范圍，控制電阻網(wǎng)絡(luò)的開關(guān)信號，從而改變動態(tài)電阻阻值，對基準(zhǔn)源輸出電壓進行修調(diào)，動態(tài)范圍較寬、梯度較小。提取寄生參數(shù)后仿真結(jié)果表明基準(zhǔn)源溫度系數(shù)為2.98×10－6/℃，修調(diào)電路實現(xiàn)了2 mV步長的輸出電壓調(diào)整，滿足高精度的模數(shù)轉(zhuǎn)換器對于基準(zhǔn)源溫度系數(shù)的要求。