陳福彬，金 鑫，劉 迪，田文杰

（1. 北京信息科技大學(xué)自動(dòng)化學(xué)院，北京 100101；2. 北京信息科技大學(xué)傳感器重點(diǎn)實(shí)驗(yàn)室，北京 100101）

關(guān) 鍵 字：集成式石英諧振器；信號(hào)處理；鎖相倍頻；石英諧振加速度計(jì)

加速度傳感器已經(jīng)廣泛用于慣性導(dǎo)航、平臺(tái)的穩(wěn)定控制等領(lǐng)域，目前主流中高精度的加速度傳感器是石英撓性加速度計(jì)，技術(shù)已經(jīng)成熟，但是功耗高、工藝復(fù)雜、成本高，并且其輸出信號(hào)為模擬信號(hào)，必須通過AD轉(zhuǎn)換器轉(zhuǎn)換為數(shù)字量才能與上一級(jí)系統(tǒng)連接，增加了轉(zhuǎn)換誤差及系統(tǒng)應(yīng)用的復(fù)雜性。石英諧振加速度傳感器具有分辨率高，動(dòng)態(tài)范圍廣、數(shù)字頻率輸出、線性度好等優(yōu)點(diǎn)。歐美等國家在上個(gè)世紀(jì)八十年代就開始開展諧振式加速度計(jì)的研制，但是與主流加速度計(jì)性能仍存在一定的差距，主要瓶頸有：一是石英晶體諧振器不可避免地受到溫度等干擾因素的影響，在環(huán)境適應(yīng)性方面仍然存在短板。二是實(shí)際應(yīng)用的石英諧振加速度計(jì)靈敏度明顯偏低[1,2]。

目前研發(fā)的石英諧振加速度計(jì)為了消除溫度、氣壓等共模誤差影響，大多兩個(gè)獨(dú)立諧振器配對(duì)使用，采用雙諧振器的差動(dòng)工作模式，標(biāo)度因數(shù)一般在100 Hz/g以下[3]。由于諧振器加工工藝技術(shù)的限制，配對(duì)使用的兩個(gè)石英晶體諧振器很難做到完全一致，導(dǎo)致頻率溫度變化特性的不一致，差頻輸出難以完全抵消溫度引起的共模誤差[4]。

傳感器的陣列化、小型化是現(xiàn)代傳感器的發(fā)展趨勢。因此在研究圓盤式石英諧振器的力頻傳感特性[5,6]基礎(chǔ)上提出了在同一圓形晶片上設(shè)計(jì)多對(duì)電極，構(gòu)成力敏諧振器集群，采用石英諧振器集群作為加速度計(jì)的敏感元件，通過諧振器集群多路諧振信號(hào)的融合處理，提高石英晶體諧振器集群整體的力敏特性，同時(shí)利用共模抑制原理抑制材料、工藝、環(huán)境等干擾因素的影響。

本文提出了一種適用于集成式石英諧振加速度計(jì)的信號(hào)處理與融合的方法，設(shè)計(jì)了基于FPGA的電路實(shí)現(xiàn)方案，既具有較高的信號(hào)處理實(shí)時(shí)性，又提高石英諧振加速度計(jì)的靈敏度。

1 集成式石英諧振加速度計(jì)

1.1 石英諧振器集群

通過晶體能陷理論[7]的研究分析，在同一石英晶片上集成了四個(gè)諧振器，結(jié)構(gòu)示意圖如圖1所示。在激勵(lì)電路的作用下，四個(gè)電極對(duì)應(yīng)的諧振器能獨(dú)立工作，相互之間幾乎不影響，通過四路諧振信號(hào)的融合處理，可以提高諧振器整體的力敏特性。

圖1 石英諧振器集群結(jié)構(gòu)示意圖Fig.1 Block diagram of quartz resonator cluster

1.2 集成式石英加速度計(jì)

采用石英諧振器集群作為敏感元件可以構(gòu)成集成式的加速度計(jì)，集成式石英加速度計(jì)采用對(duì)稱支承結(jié)構(gòu)，如圖2所示，主要由支承底座、撓性軸、質(zhì)量塊以及兩片石英諧振器集群晶片構(gòu)成。石英晶片對(duì)稱安裝在結(jié)構(gòu)的兩側(cè)，構(gòu)成推挽結(jié)構(gòu)，當(dāng)敏感軸方向在加速度條件下，檢測質(zhì)量塊產(chǎn)生慣性力，石英晶片一個(gè)受到壓力，而另一個(gè)受到拉力，使兩個(gè)石英晶片上的諧振器的頻率發(fā)生相反變化，加速度轉(zhuǎn)換為頻率變化，通過檢測頻率變化量得到被測加速度。

圖2 集成式加速度傳感器結(jié)構(gòu)Fig.2 Structure of integrated acceleration sensor

2 集成式諧振加速度計(jì)的信號(hào)處理與融合

2.1 方案設(shè)計(jì)

集成式加速度計(jì)的敏感元件由兩片石英諧振器集群組成，可以輸出多路諧振信號(hào)，先對(duì)每一片諧振器集群進(jìn)行信號(hào)處理與融合，最后對(duì)兩片諧振器集群信號(hào)融合結(jié)果絕對(duì)值求和，靈敏度又提高1倍。信號(hào)處理與融合系統(tǒng)方案如圖3所示，首先對(duì)石英諧振器集群頻率信號(hào)進(jìn)行差頻整形處理，然后對(duì)差頻信號(hào)進(jìn)行鎖相倍頻。最后將兩片石英諧振器集群倍頻后的信號(hào)同步采集處理[8,9]，實(shí)現(xiàn)信號(hào)疊加融合。

圖3 信號(hào)處理與融合系統(tǒng)設(shè)計(jì)方案Fig.3 Scheme of signal processing and fusion system

在同一晶片上諧振信號(hào)經(jīng)過差頻處理可抑制外界溫度、噪聲等因素的影響，提高信號(hào)的抗干擾能力；差頻后的信號(hào)經(jīng)過鎖相環(huán)進(jìn)行倍頻，縮短信號(hào)的采集時(shí)間；倍頻后的信號(hào)進(jìn)入頻率計(jì)，通過設(shè)置門控時(shí)間可以控制信號(hào)采集測量的速度；最后把各路信號(hào)測量結(jié)果融合疊加，融合后的頻率信號(hào)包含了所有輸入被測參量信號(hào)的變化信息，從而大幅提高了敏感元件對(duì)被測參量變化的檢測靈敏度。

2.2 設(shè)計(jì)與實(shí)現(xiàn)

集成式石英諧振加速度計(jì)的信號(hào)處理與融合系統(tǒng)是基于FPGA的實(shí)現(xiàn)方案，主要包括差頻整形電路、鎖相倍頻電路、頻率信號(hào)采集以及信號(hào)融合輸出。

2.2.1 差頻整形電路

由于諧振器的輸出信號(hào)為不規(guī)則的數(shù)字信號(hào)，在輸入FPGA之前需要進(jìn)行整形，使之成為易于處理的方波信號(hào)，同時(shí)為了簡化電路結(jié)構(gòu)，可以選擇用D觸發(fā)器進(jìn)行信號(hào)的差頻處理[10]。假設(shè)兩輸入信號(hào)Vin和Vclk分別輸入D觸發(fā)器的輸入端和時(shí)鐘端，頻率分別為fin和fclk，滿足條件：

設(shè)兩信號(hào)周期分別為Tin和Tclk，記：

假設(shè)存在一個(gè)整數(shù)K，使得ΔT滿足關(guān)系式：

將式(3)(4)代入式(2)中可得：

即：

所以兩信號(hào)在滿足式(1)的條件時(shí)，則可通過D觸發(fā)器實(shí)現(xiàn)信號(hào)間差頻。

2.2.2 鎖相倍頻電路

鎖相倍頻電路是信號(hào)處理中的關(guān)鍵環(huán)節(jié)，通過對(duì)被測頻率信號(hào)倍頻，既可以提高加速度計(jì)的靈敏度，又可以實(shí)現(xiàn)頻率信號(hào)采集的實(shí)時(shí)性。傳統(tǒng)的模擬鎖相環(huán)信號(hào)易受電源噪聲影響，且電路占用面積非常大，不利于信號(hào)處理電路的小型化、集成化。所以設(shè)計(jì)了基于FPGA的全數(shù)字鎖相倍頻電路。鎖相環(huán)通過外部輸入信號(hào)來控制環(huán)路內(nèi)部振蕩信號(hào)的頻率和相位，內(nèi)部具有相應(yīng)的反饋回路，在使用過程中可確保倍頻信號(hào)的精度和穩(wěn)定性。

倍頻電路的整體結(jié)構(gòu)如圖4所示，由倍頻鎖相環(huán)和基準(zhǔn)時(shí)鐘自適應(yīng)模塊組成，由于數(shù)字鎖相環(huán)在工作時(shí)需要一個(gè)和當(dāng)前輸入信號(hào)相匹配的基準(zhǔn)時(shí)鐘，為了增加鎖相環(huán)頻率信號(hào)的工作范圍，設(shè)計(jì)了鎖相環(huán)基準(zhǔn)時(shí)鐘自適應(yīng)模塊，可以根據(jù)當(dāng)前輸入信號(hào)實(shí)時(shí)計(jì)算并輸出鎖相環(huán)基準(zhǔn)時(shí)鐘，鎖相環(huán)根據(jù)基準(zhǔn)時(shí)鐘，可以將輸入信號(hào)進(jìn)行相應(yīng)的鎖相倍頻操作。實(shí)驗(yàn)中倍頻系數(shù)設(shè)置為8時(shí)，測量時(shí)間縮短為125 ms。

圖4 鎖相倍頻電路結(jié)構(gòu)圖Fig.4 Schematic diagram of phase-locking frequency multiplication circuit

2.2.3 頻率信號(hào)采集

倍頻鎖相電路的輸出信號(hào)需要通過高精度的頻率信號(hào)采集，多路測量結(jié)果融合相加，完成信號(hào)的融合輸出。頻率測量是在門控時(shí)間內(nèi)對(duì)待測信號(hào)脈沖進(jìn)行計(jì)數(shù)的電路結(jié)構(gòu)，計(jì)數(shù)方式分為間接法和直接法，這兩種方法最大的區(qū)別就在于頻率計(jì)對(duì)于門控時(shí)間的計(jì)算方式，間接法是通過待測信號(hào)控制門控時(shí)間，而直接法則是通過系統(tǒng)時(shí)鐘控制門控時(shí)間。

1) 間接法測量原理

若待測信號(hào)頻率為fx，門控時(shí)間為Tctr，設(shè)系統(tǒng)時(shí)鐘信號(hào)頻率為fclk，門控信號(hào)開始和結(jié)束位置正好對(duì)應(yīng)基準(zhǔn)時(shí)鐘信號(hào)和待測信號(hào)的兩個(gè)上升沿，且門控時(shí)間內(nèi)待測信號(hào)脈沖數(shù)為Nx_cnt，基準(zhǔn)時(shí)鐘的脈沖數(shù)為Nclk_cnt，則有：

將式(7)(8)聯(lián)立可得待測信號(hào)頻率計(jì)算公式為：

這種頻率計(jì)算方式通過待測信號(hào)控制頻率計(jì)的門控采集時(shí)間，對(duì)待測信號(hào)和時(shí)鐘信號(hào)同時(shí)計(jì)數(shù)，并且引入了相應(yīng)的換算公式，計(jì)算結(jié)果不受門控時(shí)間影響，但需要待測信號(hào)具有較高的穩(wěn)定性。

2)直接法測量原理

待測信號(hào)頻率與門控時(shí)間同樣設(shè)為fx、Tctr，門控時(shí)間內(nèi)對(duì)待測信號(hào)的計(jì)數(shù)個(gè)數(shù)為Ncnt，則有

若Tctr=1s，則fx=Ncnt，即當(dāng)門控時(shí)間為1s時(shí)，頻率計(jì)對(duì)fx的計(jì)數(shù)個(gè)數(shù)即為其頻率大小。由式(10)可以看出，當(dāng)Ncnt一定時(shí)，fx與Tctr成反比，說明若想要減小信號(hào)采集時(shí)間提高采集速度，可以放大輸入信號(hào)的頻率。所以待測信號(hào)通過倍頻方式增加信號(hào)頻率，以減少頻率采集測量時(shí)間，達(dá)到縮短測量時(shí)間的目的。

2.2.4 設(shè)計(jì)模塊仿真

設(shè)四路輸入信號(hào)，f1=f3=3MHz，f2=f4=4MHz ，倍頻系數(shù)設(shè)為8，整個(gè)模塊的FPGA仿真結(jié)果如圖5所示，f1與f2兩路信號(hào)經(jīng)過差頻后的倍頻輸出結(jié)果為8MHz（用data_f_xn表示），理論與仿真結(jié)果一致，同理f3與f4的仿真結(jié)果也正確。倍頻后的信號(hào)進(jìn)行高精度頻率采集，最后完成信號(hào)融合處理，最終輸出結(jié)果為16MHz（sum），與理論結(jié)果一致，說明所設(shè)模塊功能正確，可以實(shí)現(xiàn)多路信號(hào)的融合處理。

圖5 FPGA的仿真結(jié)果Fig.5 Simulation resultsof FPGA

4 實(shí)驗(yàn)研究及分析

利用集成式石英諧振加速度計(jì)，對(duì)設(shè)計(jì)的信號(hào)與融合系統(tǒng)進(jìn)行了測試，加速度計(jì)在1g重力場內(nèi)進(jìn)行靜態(tài)多位置翻滾實(shí)驗(yàn)，信號(hào)處理與融合實(shí)驗(yàn)原理如圖6所示。加速度計(jì)內(nèi)部集成了獨(dú)立振蕩電路，每諧振器集群輸出多路頻率信號(hào)，經(jīng)過差頻整形、FPGA信號(hào)處理及融合后通過串口通信上傳到上位機(jī)。

圖6 集成式加速度計(jì)信號(hào)處理與融合系統(tǒng)實(shí)驗(yàn)原理Fig.6 Experimental principle of integrated accelerometer signal processing and fusion system

實(shí)驗(yàn)測試平臺(tái)如圖7所示，包括加速度計(jì)(包含諧振器集群和獨(dú)立振蕩電路)、差頻整形電路、FPGA信號(hào)處理及融合模塊、傾斜轉(zhuǎn)臺(tái)和PC機(jī)。加速度計(jì)固定到傾斜轉(zhuǎn)臺(tái)上，實(shí)驗(yàn)時(shí)傾斜臺(tái)從-90 °~+90 °每隔10 °進(jìn)行一次旋轉(zhuǎn)，傾斜角度變化時(shí)，加速度計(jì)輸出頻率產(chǎn)生變化。經(jīng)過信號(hào)處理及融合的數(shù)據(jù)通過串口上傳到計(jì)算機(jī)完成測試。通過實(shí)驗(yàn)可以得到1g重力場內(nèi)加速度計(jì)的輸入輸出特性。

圖7 加速度計(jì)信號(hào)處理與融合系統(tǒng)測試平臺(tái)Fig.7 Signal processing and fusion test platform of accelerometer

石英諧振器集群中四對(duì)電極對(duì)應(yīng)的諧振器獨(dú)立諧振工作，在重力加速度作用下諧振器輸出頻率變化量分別為△fA、△fB、△fC、△fD，信號(hào)融合后的結(jié)果為f，其中f=fAB+fAC+fDB+fDC，fAB、fAC、fDB、fDC為諧振器之間差頻輸出。

1#諧振器集群實(shí)驗(yàn)測試結(jié)果如圖8所示，表明諧振器在受到壓力的作用下諧振頻率增加，各諧振器頻率變化量與輸入角度為正弦函數(shù)關(guān)系。圖9為在重力加速度下1#諧振器集群差頻融合結(jié)果，輸入輸出轉(zhuǎn)換為線性關(guān)系，1#諧振器集群的標(biāo)度因數(shù)787.88 Hz/g，線性相關(guān)系數(shù)R2=0.9925。

圖8 A#諧振器集群各諧振器頻率變化量Fig.8 Frequency variation of each resonator in 1 #resonator cluster

圖9 1#諧振器集群差頻融合結(jié)果Fig.9 Difference frequency fusion results of 1# resonator cluster

2#諧振器集群實(shí)驗(yàn)測試結(jié)果如圖10所示，表明諧振器在受到拉力的作用下諧振頻率減小。圖11為2#諧振器集群差頻融合結(jié)果，2#諧振器集群的標(biāo)度因數(shù)-954.66 Hz/g，線性相關(guān)系數(shù)R2=0.9998。

圖10 2#諧振器集群各諧振器頻率變化量Fig.10 Frequency variation of each resonator in 2 #resonator cluster

圖11 2#諧振器集群差頻融合結(jié)果Fig.11 Difference frequency fusion results of 2# resonator cluster

兩片諧振器集群信號(hào)經(jīng)過處理及融合后，最后將兩片諧振器集群的結(jié)果作絕對(duì)值求和，得到集成式加速度計(jì)輸入輸出特性如圖12，傳感器標(biāo)度因數(shù)1742.5 Hz/g，在±1g范圍內(nèi)線性度較好，線性相關(guān)系數(shù)R2=0.9985，進(jìn)一步提高了傳感器的靈敏度系數(shù)。

圖12 集成式加速度計(jì)的輸出特性Fig.12 Output characteristics of integrated accelerometer

5 結(jié) 論

本文針對(duì)目前石英諧振加速度計(jì)靈敏度偏低，以及溫度變化等因素引起的頻率漂移等問題，開展了基于多電極諧振器的集成式石英加速度計(jì)的信號(hào)處理與融合方法研究，集成式石英加速度計(jì)輸出的多路諧振信號(hào)形成差頻輸出可以抑制溫度等外界因素的干擾，最后進(jìn)行多個(gè)差頻信號(hào)融合輸出可以顯著提升傳感器的靈敏度。為了輸出高精度的數(shù)字信號(hào)，設(shè)計(jì)了基于FPGA的信號(hào)處理與融合電路實(shí)現(xiàn)方案。

通過實(shí)驗(yàn)測試，所設(shè)計(jì)的信號(hào)處理與融合方法具有較高的信號(hào)處理實(shí)時(shí)性，輸出數(shù)據(jù)響應(yīng)時(shí)間為125 ms的條件下，傳感器標(biāo)度因數(shù)達(dá)到1742.5 Hz/g，提高了石英諧振加速度計(jì)的靈敏度，證明了該方法的可行性與優(yōu)勢。提出的設(shè)計(jì)方法為提升諧振式加速度計(jì)的靈敏度與數(shù)據(jù)實(shí)時(shí)測量提供了一種可行的技術(shù)途徑。由于機(jī)械加工工藝的不確定性，所涉及的多電極諧振器結(jié)構(gòu)之間存在較大的分散性，下一步改進(jìn)的目標(biāo)為進(jìn)行非線性與溫度特性等參數(shù)的補(bǔ)償，進(jìn)一步提升諧振加速度計(jì)的性能。