孫會楠,邢彥辰

(哈爾濱華德學院 電子與信息工程學院, 黑龍江 哈爾濱 150025)

數(shù)字通信系統(tǒng)是當今通信領域的主流手段,正交相移鍵控(QPSK, Quadrature Phase Shift Keying)調制,由于其具有較好的抗噪性能、頻譜利用率高以及實現(xiàn)復雜度小等優(yōu)點,在數(shù)字通信中大量被使用[1]。QPSK調制技術需要良好的同步算法才能有效地恢復初始信號,經過研究人員多年的研究探索,常用的載波同步方法有平方環(huán)法、極性Costas環(huán)法、判決反饋環(huán)和四相松尾環(huán)等,本文最終使用的松尾環(huán)載波同步是其中結構較為簡單,并且能夠很好數(shù)字化的方案[2]。常用的位同步方法有鎖相環(huán)法和內插法, 本文最終采用基于Gardner算法的插值位同步,算法相對簡單,跟蹤精度高。

本文給出QPSK調制解調系統(tǒng)的整體方案及同步環(huán)路參數(shù)設計,主要是載波同步、位同步中模塊參數(shù)設計。使用MATLAB仿真軟件對松尾環(huán)載波同步和Gardner位同步模塊進行了仿真,由仿真結果可知,在載波同步中使用FIR低通濾波器能去掉解調信號的高頻噪聲分量;在位同步中采用Gardner算法的內插算法位同步結構,其分數(shù)間隔、定時誤差和內插濾波器輸出均能很快收斂,故該算法能夠完成同步的功能。證實了本文設計的可行性和實用性,具有一定的工程應用價值[3]。

1 系統(tǒng)的整體設計方案

整個QPSK調制解調系統(tǒng)分為調制端和解調端。調制端的作用是產生所需的QPSK調制信號,并通過天線將信號發(fā)射, QPSK調制框圖如圖1所示。解調端首先在信號接收后,經過模數(shù)轉換,通過環(huán)路將已調信號恢復成初始信號,主要是實現(xiàn)載波同步和位同步,QPSK解調框圖如圖2所示,而本文的研究側重點是載波同步和位同步,信道統(tǒng)一為加性高斯白噪聲信道。

圖1 QPSK調制框圖Fig.1 QPSK modulation block diagram

圖2 QPSK系統(tǒng)解調框圖Fig.2 Demodulation block diagram of QPSK system

2 QPSK調制系統(tǒng)的設計

QPSK系統(tǒng)的調制主要有串并轉換模塊、采樣模塊、成形濾波模塊。串并轉換將一路數(shù)據變?yōu)閮陕氛淮a元后,經過采樣,送入成形濾波器,濾除不需要的分量,同時消除碼間干擾,之后與載波相乘,然后兩路信號相加就完成了QPSK的調制。其中,主要完成成形濾波器和本地載波輸出的設計。

2.1 成形濾波器的設計

成形濾波器的作用一般是壓縮信號頻譜,也提高在通帶范圍內使用率,限制信號帶寬,同時消除碼間串擾(ISI,Inter-Symbol Interference)等。由于理想低通濾波器設計困難,一般采用平方根升余弦滾降濾波器作為成形濾波器,引入的滾降系數(shù)的原因,是因其在一定程度上可以提供一個平滑的過渡帶,從而改善輸入的最終的性能。升余弦滾降濾波器的頻率可由式(1)表示:

(1)

圖3 成形濾波器波形圖Fig.3 Waveform of shaping filter

其中,α為滾降系數(shù),Tx為碼元周期。上述公式為升余弦濾波器,而其開方后才為平方根升余弦滾降濾波器,其滾降系數(shù)的取值在[0,1]之間,其值直接影響濾波器的形狀,進而影響系統(tǒng)的性能。滾降因子越大,其碼間串擾和定時誤差越小,但寬度就會變大,同時會附帶額外噪聲;相反,雖然減小滾降因子會提高帶利用率,但其他性能就會下降。由于在解調端需要進行抽樣還原,所以滾降因子α一般不能較小。本文選擇系數(shù)為0.8較為合適,采樣率為8倍的碼元速率,同時使用有限長沖激響應濾波器(FIR, Finite Impulse Response)來實現(xiàn)成形濾波器。至于濾波器的階數(shù)需要在實現(xiàn)時,通過MATLAB仿真確定。

在MATLAB中可以使用FDAtool工具來設計濾波器,也可以使用函數(shù)來實現(xiàn),可以觀察濾波器的波形和頻譜,并將系數(shù)導入COE文件供硬件實現(xiàn)時使用。采用函數(shù)法設計,設置濾波器的階數(shù)為33階,滾降系數(shù)為0.8的平方根升余弦濾波器,其成形濾波器波形圖如圖3所示,波形頻譜如圖4所示。

圖4 成形濾波器頻譜圖Fig.4 Spectrum diagram of shaping filter

在接收端為了實現(xiàn)最大化系統(tǒng)信噪比,需要一個與成形濾波器相同的濾波器閾值匹配,即匹配濾波器。一般來說,兩者之間除了有一定的時延之外,應當完全一致,具有相同的抽頭系數(shù)和頻譜。

2.2 調制端NCO的設計

數(shù)控振蕩器(NCO)是數(shù)字調制解調器中常用的模塊,它可以同時產生可靠的正交數(shù)字載波,其實質是一個可以產生已知頻率的信號發(fā)生器,可以產生各種所需的波形。其波形信號產生的方法是在一個高頻率輸出控制信號條件下,經過相位不斷累加產生一個理想的正弦或余弦信號,其產生如式2所示:

(2)

其中fc為本地頻率,f為輸入的采樣頻率。在硬件實現(xiàn)時,一般采用硬件平臺內置的直接數(shù)字頻率發(fā)生器(DDS, Direct Digital Synthesizer)的IP核進行設計?；驹硎鞘褂肦OM查表法實現(xiàn)的。DDS結構可以實現(xiàn)高速狀態(tài)下產生正交的高分辨率波形,并且具有連續(xù)的相位和頻率。其實現(xiàn)框圖如圖5所示。

圖5 DDS原理框圖Fig. 5 Schematic diagram of DDS

相位累加器由N位的加法器和相同位數(shù)的寄存器組成。在相應的控制信號的觸發(fā)下,實現(xiàn)頻率控制字與寄存器的加法,并將結果輸入寄存器儲存,當累加器溢出時,寄存器的結果在ROM中通過查表得出相應的地址儲存的波形,包括其頻率與幅值。頻率控制字K與系統(tǒng)時鐘共同決定了輸出的波形信號,其公式如式(3)所示:

(3)

其中,fout為輸出余弦信號的頻率,N為寄存器和加法器的位數(shù),N也關系到頻率分辨率的大小,如式(4)所示：

Δf=fclk/2N

(4)

由式(4)可知,當位數(shù)越長,其輸出的頻率分辨率越高。由于采樣定理的限制,一般情況下,NCO輸出的波形頻率應小于時鐘頻率的一半。本文調制端設置的位寬N=30,fclk=8 MHz,fout=2 MHz,得出K=268 435 456,其頻率分辨率為Δf=0.007 45 Hz,最終得到的數(shù)據位寬b為8位,其受量化信噪比和無雜散動態(tài)范圍控制,位寬與信噪比的關系如式(5)所示:

SNR=6b+1.8 (dB)

(5)

可知,位寬與信噪比的具體的數(shù)值轉換關系。

3 QPSK解調系統(tǒng)的設計

QPSK系統(tǒng)的解調主要有載波同步模塊、匹配濾波模塊、抽樣判決模塊、位同步模塊和并串轉換模塊構成。

3.1 載波同步環(huán)路的設計

本文的載波同步環(huán)路使用松尾環(huán)的方法實現(xiàn)的,其主要模塊包括濾波器(匹配濾波器和低通濾波器)、環(huán)路濾波器、數(shù)控振蕩器(NCO, Numerically Controlled Oscillator)和鑒相器(PD,Phase Detector),其結構框圖如圖6所示[4-5]。可見,該環(huán)路具有負反饋特性,能夠對信號進行跟蹤和控制的調節(jié),下面將介紹各個模塊的組成。

圖6 松尾環(huán)實現(xiàn)的方框圖Fig.6 Block diagram of loose tail ring implementation

3.1.1 基帶鑒相器的設計

一般來說,鑒相器的作用是通過計算環(huán)路的輸入輸出之間的相位差,得到鑒相的誤差信號ud。對于鎖相環(huán)來說,通常條件下輸入與輸出的信號頻率并不相同,但其并不影響環(huán)路的功能,只要能夠控制信號的相位關系即可。根據上文中關于松尾環(huán)的介紹,可知其輸出的誤差鑒相信號不存在調制信號信息,其結構僅僅由一個加法器、一個減法器、四個取符號電路和三個模二加,也就是異或非電路組成。其輸入的信號是由低通濾波器的輸出的兩路正交的解調信號。其輸出的誤差控制信號化簡后為:

ud(t)=u1(t)?u2(t)?u3(t)?u4(t)

=sign(u1(t)u2(t)u3(t)u4(t))

=sign[sin(4θe(t))]

(6)

可見,其輸出存在具有正弦特性的信號信息,但取符號操作使其擁有了矩形特性[6]。鑒相輸出的誤差控制信號經過環(huán)路濾波后,形成NCO的頻率控制字,從而改變NCO產生信號的頻率,使環(huán)路逐漸穩(wěn)定,完成負反饋循環(huán),最終完成載波同步。輸出的鑒相信息是只存在正負的誤差信號,但在實現(xiàn)載波同步時,需要調制其位寬和具體數(shù)值。

3.1.2 環(huán)路濾波器的設計

環(huán)路濾波器的作用是濾除鑒相器輸出的高頻分量及噪聲,相當于一個低通濾波器,使輸入數(shù)控振蕩器的輸入更加穩(wěn)定,避免高頻信號干擾,并且使環(huán)路的失鎖時間減少,同時提高了環(huán)路的跟蹤性能[7]。根據所需性能和實現(xiàn)難度的限制,一般采用二階環(huán)路濾波器。其結構如圖7所示。

圖7 環(huán)路濾波器結構Fig.7 Loop filter structure

其中,c1表示比例常數(shù),c2表示積分常數(shù),兩個常數(shù)中實現(xiàn)環(huán)路濾波器時非常重要,下面將推導其計算,首先環(huán)路濾波器系統(tǒng)的傳遞函數(shù)為式(7)所示:

(7)

則可以計算c1、c2的值,其中Ts是采樣周期。上式c1、c2的推導如下:

多立克柱是古典建筑中常用的三種柱子樣式之一，起源于古希臘。另外兩種柱式為愛奧尼柱式和科林斯柱式。多立克柱粗大雄壯，柱頭沒有裝飾花紋，柱身有時雕刻有槽紋，有時為平滑的。雅典衛(wèi)城的帕特農神廟就采用了這種柱式。

NCO的傳遞函數(shù)為式(8)所示:

(8)

其中KD是NCO的壓控靈敏度。

若環(huán)路濾波器的傳遞函數(shù)為式(7),則鎖相環(huán)的傳遞函數(shù)一般為式(9)所示:

(9)

其中Kd為鑒相器增益,綜合式(7)、式(8)、式(9)可得環(huán)路的整體的傳遞函數(shù)為式(10)所示:

(10)

則二階環(huán)路的傳遞函數(shù)為式(11)所示:

(11)

經過雙線性變換后的傳遞函數(shù)為式(12)所示:

(12)

其中ωn為電路的自然角頻率,ξ為阻尼因子。它們的值分別為式(13)和式(14)所示:

(13)

(14)

由式(10)與(12)對比,可推出式(15)和式(16):

(15)

(16)

這樣如果知道了KD、Kd、ωn和ξ這幾個數(shù)的值,便可以計算出c1,c2兩者的值。通常取鑒相器的增益Kd的值為1,阻尼系數(shù)取0.707,KD的值理論上為式(17)所示:

(17)

在NCO的增益公式中，N為相位累加器的長度,T是環(huán)路輸入信號的周期,fs為其采樣頻率。最后是ωn的計算,其計算公式為式(18):

(18)

其中Bn為環(huán)路濾波器的等效噪聲帶寬,一般情況下為了平衡環(huán)路的性能,選取Bn≤0.1Rb較為合適。通過上述推導能夠計算出理論的常數(shù)值,但在實際運用過程中需要進行一定的調整以滿足實際需求[8]。

3.1.3 載波環(huán)路其他部分的設計

載波同步的數(shù)控振蕩器與調制端的原理相同,但不同之處是根據環(huán)路的輸入的改變及同步情況,是動態(tài)變化的,其輸出也隨之改變,從而實現(xiàn)環(huán)路的動態(tài)平衡,但其與調制端的不同之處為其頻率控制字位寬為32位,擁有更高的頻率精度。

接收端的匹配濾波器,根據原理,應與成形濾波器除了時延之外完全一致,故也不再贅述。匹配濾波器與成形濾波器是共軛關系,關系式如式(19)所示:

HT(f)=HR(f)e-j2πft

(19)

它們的乘積便是升余弦滾降濾波器,其作用是在提高解調系統(tǒng)的信噪比。

環(huán)路中使用的低通濾波器為FIR濾波器,其作用是去掉解調信號的高頻噪聲分量。其設計時,要有一個較好的性能需要，使其阻帶的衰減大,過渡帶寬和通帶波紋小,最終使用窄塞窗實現(xiàn)該濾波器,階數(shù)為10,幅值為1,其頻譜如圖8所示。

圖8 低通濾波器的頻譜圖Fig. 8 Spectrum diagram of low pass filter

3.2 位同步模塊設計

采用的是基于Gardner算法的內插算法位同步結構,其結構分為四部分,分別為定時誤差檢測器、環(huán)路濾波器、數(shù)控振蕩器和內插濾波器。其中環(huán)路濾波器與載波同步的完全類似,不再累贅。定時誤差檢測和數(shù)控振蕩器的原理和使用也較簡單,下面將主要講解內插濾波器的實現(xiàn)方法。

本文中內插濾波器采用的是Farrow結構,其具有線性相位,同時能夠抑制高頻鏡像頻譜,其計算公式如式(20)(21)(22)(23)所示:

f1=0.5x(m)-0.5x(m-1)-0.5(m-2)+0.5x(m-3)

(20)

f2=1.5x(m-1)-0.5x(m)-0.5(m-2)-0.5x(m-3)

(21)

f3=x(m-2)

(22)

yI(k)=f1u2(k)+f2u(k)+f3

(23)

其中yI為正交支路的數(shù)值,u為分數(shù)間隔,k為插值時刻。根據公式可以看出計算一個插值需要的是四個相同周期內的采樣值,當輸入碼元速率為8倍的原始速率時,數(shù)據進入位同步之前需要進行二倍抽取。位同步環(huán)路的仿真結果如圖9、圖10、圖11所示。

圖9 位同步的分數(shù)間隔Fig.9 Fractional interval of bit synchronization

圖10 定時誤差Fig.10 Timing error

圖11 內插濾波器輸出Fig. 11 Interpolation filter output

由仿真結果可知,其分數(shù)間隔、定時誤差和內插濾波器輸出均能很快收斂,故該算法能夠完成定時同步的功能。其中,分數(shù)間隔的數(shù)值趨于規(guī)律化,變化極其緩慢,能夠實現(xiàn)最佳采樣時刻的提取。

4 結束語

本文主要對QPSK調制和解調系統(tǒng)進行了整體設計,重點研究了載波同步與位同步的設計及相關參數(shù)的計算,并對其中關鍵的模塊進行了理論仿真,尤其對其中載波同步中的鑒相器、環(huán)路濾波器與位同步模塊的插值濾波模塊結構原理和實現(xiàn)方法進行了充分說明。同時給出了其各個模塊所需參數(shù)的計算方法和理論仿真圖,確保在以后的理論仿真與硬件實現(xiàn)中能夠滿足設計要求。