呂念芝

（福州理工學(xué)院 工學(xué)院，福建 福州 350001）

智能電網(wǎng)是在集成、高速雙向通信網(wǎng)絡(luò)的基礎(chǔ)上，利用先進技術(shù)設(shè)備及先進測量方法，實現(xiàn)電網(wǎng)的安全運行。智能變電站是電力輸送的中轉(zhuǎn)站，是實現(xiàn)智能變電站內(nèi)智能電氣設(shè)備間信息共享和互操作的現(xiàn)代化變電站。智能變電站利用強大的通訊協(xié)議使各種設(shè)備之間實現(xiàn)互操作，實現(xiàn)智能化[1-2]。

與傳統(tǒng)變電站相比，智能變電站的結(jié)構(gòu)體系發(fā)生了巨大變化。智能化變電站的二次系統(tǒng)采用分層結(jié)構(gòu)，包括站控層、間隔層、過程層[1-2]三個部分?；ジ衅鳌⒈Ｗo及斷路器的電纜硬導(dǎo)線連接被光纖代替，間隔層的保護測控設(shè)備的電流電壓采樣值輸入由模擬量變?yōu)閿?shù)字量，保護測控設(shè)備的模擬信號采樣也由裝置內(nèi)部實現(xiàn)轉(zhuǎn)變?yōu)楦鱾€過程層的合并單元(MU)實現(xiàn)。合并單元性能的好壞影響著整個智能變電站的穩(wěn)定，其準確性直接關(guān)系到電網(wǎng)安全運行。合并單元測試儀是智能變電站調(diào)試、檢測最重要的工具之一，可以實現(xiàn)對合并單元以下項目的測試：合并單元ET通訊、合并單元精度測試、合并單元絕對延時測試，合并單元對時精度測試，合并單元守時精度測試。合并單元測試的項目都與時間基準有密切關(guān)系，合并單元測試儀時鐘同步功能直接影響測試儀器的性能評估結(jié)果。精準統(tǒng)一的時間基準，對電子系統(tǒng)故障分析，保護電力系統(tǒng)安全運行有著重要作用。

目前合并單元測試儀同步功能中的時鐘源主要接收GPS/BD衛(wèi)星信號，時鐘源信號單一，在環(huán)境惡劣時信號接收困難。同時，同步功能輸出的秒脈沖信號和IRIG_B(DC)碼的精度還需要進一步提高。鑒于此，本文提出多時鐘源高精度的時間同步功能設(shè)計方法，并應(yīng)用在合并單元測試儀中，旨在提高合并單元測試儀對合并單元同步功能測試的準確性，保證其運行的安全性和可靠性。

1 合并單元測試儀整體功能簡介

合并單元測試儀[2]集成了液晶觸摸屏功能，無需PC客戶端軟件，即可獨立完成測試任務(wù)。整個設(shè)備接口豐富，具有強大的實時數(shù)據(jù)處理能力。測試儀具備光纖以太網(wǎng)接口，可以接收或輸出多路IEC61850-9-1/2采樣值報文。測試儀還具備光纖接口，可以接收和發(fā)送IEC60044-7/8(FT3)采樣數(shù)據(jù)，模擬電子式互感器采樣數(shù)據(jù)發(fā)送。測試儀通過光纖以太網(wǎng)口，可以接收和發(fā)送多路GOOSE報文數(shù)據(jù)。測試儀通過GPS/北斗模塊外接天線或者通過外部秒脈沖和IRIG_B碼獲取高精度的時間基準，產(chǎn)生秒脈沖或IRIG_B碼輸出，對二次設(shè)備進行同步。測試儀還可以接入被測設(shè)備的對時同步信號或者采樣同步脈沖信號，檢驗被測設(shè)備的對時數(shù)據(jù)及精度。測試儀硬件整體功能設(shè)計圖如圖1所示。

圖1 合并單元測試儀硬件結(jié)構(gòu)圖Fig.1 Hardware structure of merging unit tester

2 同步功能設(shè)計

2.1 同步信號源

合并單元測試儀在做各種功能測試之前，首先要設(shè)置同步模塊。同步模塊的設(shè)計精度決定了整個儀器的測試精度。同步模塊輸出兩種同步信號：IRIG_B（DC）碼和秒脈沖。這兩種信號有多種輸出方式，主要有：光信號輸出、TTL電平輸出、RS232輸出、RS485輸出。

當(dāng)合并單元測試儀作主時鐘時，同步功能信號源優(yōu)先選擇GPS/北斗衛(wèi)星時間，當(dāng)天氣或使用環(huán)境造成搜星困難時可以選擇本地時鐘。當(dāng)合并單元測試儀作從時鐘時，同步功能信號源可以選擇外部IRIG_B(DC)碼和外部秒脈沖信號。

2.2 硬件電路設(shè)計

根據(jù)合并單元同步脈沖的輸出要求，時間同步模塊有兩個主要功能，首先將IRIG_B碼解碼，解碼出的秒脈沖和時間信息再經(jīng)過編碼程序生成所需的IRIG_B(DC)時間碼輸出。圍繞這兩個功能的外圍電路和核心電路結(jié)構(gòu)如圖2所示。CPU芯片OMAP3530是合并單元測試儀的核心，其內(nèi)部集成了Cortex-A8和DSP內(nèi)核。FPGA芯片選用Alter公司的EP4CE6F17C8。UM220-T實現(xiàn)了雙系統(tǒng)精密授時，支持靜態(tài)授時、單星授時，功耗低。因為FPGA芯片只能接收TTL電平信號，當(dāng)IRIG_B（DC）輸入為RS485差分信號時，還需要電平轉(zhuǎn)換電路。電力系統(tǒng)中經(jīng)常需要光信號的傳輸，因此還需要光電轉(zhuǎn)換。具體硬件電路結(jié)構(gòu)圖如圖2所示。

圖2 時間同步功能硬件結(jié)構(gòu)圖Fig.2 Hardware structure diagramof time synchronization function

3 軟件程序設(shè)計

時間同步功能的軟件設(shè)計包括CPU的串口通信和基于FPGA的硬件可編程語言設(shè)計。本文主要介紹基于FPGA的硬件可編程語言設(shè)計。為了便于軟件的實現(xiàn)和可移植性，同步功能按模塊化結(jié)構(gòu)進行設(shè)計。軟件主要包含以下模塊：輸入信號源切換模塊、碼元解碼模塊、B碼編碼模塊、脈沖同步模塊和信號輸出切換模塊。各模塊之間的信號關(guān)系如圖3所示。

圖3 時間同步功能模塊關(guān)系圖Fig.3 Diagram of time synchronization function modules

基于FPGA的編碼和解碼方法已經(jīng)有很多文章[3-8]介紹過，下文只對解碼模塊做些簡單介紹，重點講述高精度秒脈沖和編碼模塊中的數(shù)據(jù)處理這兩個方面的軟件設(shè)計。

3.1 IRIG_B碼元解碼簡述

IRIG_B碼（DC）共有三種碼元，每一個碼元占用10ms的時間，邏輯“0”和邏輯“1”所對應(yīng)碼元的高電平分別為2 ms和5 ms，P碼元是位置碼元，對應(yīng)的高電平為8 ms的時間。在本設(shè)計中每1 ms視為1 bit，有脈寬視為高電平“1”，否則為低電平“0”，則IRIG_B碼中3種碼元“1”、“0”和“P”對應(yīng)的二進制分別1111100000、1100000000和1111111100，轉(zhuǎn)換為十六進制03e0、0300和03fc。

首先FPGA分頻產(chǎn)生1kHz的時鐘信號，識別以上3種碼元，通過判斷寄存器的內(nèi)容是否是0ff3fc，識別出幀頭。根據(jù)幀頭和IRIG_B碼的上升沿開始計數(shù)，計到99識別出100個碼元。根據(jù)IRIG_B碼定義，把相應(yīng)的年、月、日、時、分和秒的信息存放到對應(yīng)的寄存器中，同時，輸出脈寬為8ms的秒脈沖。具體功能模塊如圖4所示。

圖4 IRIG_B碼解碼模塊Fig.4 IRIG_B decoding module

3.2 秒脈沖同步

秒脈沖誤差來源一般有以下幾個方面：外部信號的隨機誤差、內(nèi)部晶振的累計誤差、邏輯處理及傳輸介質(zhì)的延遲導(dǎo)致的誤差。要得到高精度的秒脈沖信號，需要通過一定的算法在一定程度上消除外部信號的隨機誤差、本地時鐘的累計誤差和補償各環(huán)節(jié)出現(xiàn)的延遲。

外部秒脈沖的隨機誤差可以通過外部或者內(nèi)部自動設(shè)置校正值的方式彌補。首先FPGA計算外部秒脈沖的寬度，判斷其是否在設(shè)定的誤差范圍。如果在有效范圍內(nèi)，設(shè)置一個寄存器記錄外部秒脈沖的個數(shù)，容量不超過16。當(dāng)外部秒脈沖寬度不在有效范圍內(nèi)即出現(xiàn)了隨機誤差，這時可以通過手動校正或者內(nèi)部自動校正的方式進行。手動校正數(shù)值通過液晶面板輸入，內(nèi)部校正值存放在寄存器adjusting中，寄存器adjusting的值是記錄的16次外部秒脈沖寬度的平均值。

外部秒脈沖判斷正確后，把外部秒脈沖的上升沿和內(nèi)部晶振的上升沿一起作為內(nèi)部秒脈沖計數(shù)器的使能信號，則在一定程度上可以消除晶振的累積誤差。程序如下：

信號的輸出需要通過物理介質(zhì)進行傳輸，因此需要考慮相應(yīng)物理傳輸延遲。邏輯處理也會影響同步精度：IRIG_B碼的解碼、秒脈沖幀頭檢測等。解碼需要延遲1～2個時鐘周期來檢測幀頭的到來，因此秒脈沖輸出會滯后真實時刻1～2個時鐘周期的時間。傳輸介質(zhì)的延遲和邏輯處理這部分延遲通過定值補償?shù)姆绞竭M行修正。

通過實際測試，經(jīng)過該方法處理的秒脈沖同步精度可以優(yōu)于30 ns。

3.3 編碼模塊中的數(shù)據(jù)處理

3.3.1 BCD碼轉(zhuǎn)十六進制

IRIG_B碼中數(shù)值都是采用BCD碼表示形式。為了方便與上層CPU通信，需轉(zhuǎn)換成十六進制形式。為了程序的可讀性，根據(jù)年、月、日、時、分、秒的BCD碼表示需要的二進制位數(shù)編寫了不同的轉(zhuǎn)換代碼。具體包括以下模塊：bcd_hex5、bcd_hex6、bcd_hex6、bcd_hex9、bcd_hex7、sub3。例如“時”的BCD碼表示形式需要6位二進制數(shù)，轉(zhuǎn)換為十六進制調(diào)用模塊bcd_hex5。部分代碼如下：

3.3.2 閏年識別

為了提高同步精度，B碼編碼中需要對時間進行重構(gòu)：提前判斷下一秒的時間信息。為了防止下一秒時間溢出，需要對秒、分、時、天的下一秒做出判斷。比如當(dāng)前時間是平年的365天23小時59分59秒，下一秒天數(shù)為1。如果當(dāng)前時間是閏年的365天23小時59分59秒，下一秒天數(shù)為366。閏年主要影響天數(shù)的BCD編碼，因此需要根據(jù)當(dāng)前輸入的年份判斷當(dāng)年是否是閏年?？紤]到與上層CPU的通訊，所有的時間信息都由BCD碼轉(zhuǎn)成16進制形式。在IRIG_B碼定義中規(guī)定只能記錄99年，因此能被4整除就是閏年，不能整除就是平年。16進制的特殊形式，只需要判定最低兩位能否被4整除。具體代碼如下，其中暫時寄存器day_temp存放的是當(dāng)前時鐘源信息中的天的數(shù)值，寄存器day_out_hex是輸出的B碼中天的數(shù)值。

4 測試應(yīng)用

4.1 同步設(shè)置

開始各項測試前，必須先設(shè)置同步模塊。同步模塊可以被外部時鐘源同步，也可以使用內(nèi)部的基準或GPS來同步?！皶r間源選擇”用于設(shè)置時間同步模塊的參考源。時間源包括：內(nèi)部時鐘、GPS、A端口輸入、B端口輸入。設(shè)置確認后一般幾秒鐘后，即可同步，此時任務(wù)條會出現(xiàn)綠色同步圖標，具體操作界面如圖5所示。

圖5 同步設(shè)置操作界面Fig.5 Synchronized setup operating interface

4.2 時間誤差測試

時間誤差測試用于測試被測合并單元同步模塊的性能，測試分為對時誤差測試和守時誤差測試。對時測試開始測試后，不需斷開同步信號，比對合并單元輸出的秒脈沖或者采樣脈沖與基準的偏差。守時測試與對時測試連接方式相同，僅支持秒脈沖測試，但是測試過程中需要斷開同步信號，具體連接和操作如圖6所示。

經(jīng)過多次測試，通過延遲補償后的合并單元測試儀的秒脈沖時間精度優(yōu)于30 ns,準秒時沿上升時間5 ns。

圖6 時間誤差測試連接示意圖和測試界面操作圖Fig.6 Time error test connection diagram and test interface operating diagram

4.3 ET測試

ET測試用于測試合并單元對ET發(fā)送數(shù)據(jù)解析的情況以及通訊鏈路的情況。測試前必須先連好連線，將同步信號連接到合并單元，將發(fā)送信號連接到合并單元，將采樣脈沖信號從合并單元連到測試儀（如果有）。具體連接和操作界面如圖7所示。

圖7 ET測試示意圖和操作界面Fig.7 ET test schematic diagram and operation interface

測試頁面自動顯示發(fā)送設(shè)置后所對應(yīng)的三相電壓電流參數(shù)。點擊“開始測試”，窗口左下角會顯示測試時間，同時能夠在合并單元界面上看到正確的三相電壓電流值。

4.4 精度測試

精度測試用于測試合并單元對ET發(fā)送數(shù)據(jù)解析并重采樣輸出報文與原基準數(shù)據(jù)的差異。合并單元測試儀的數(shù)據(jù)采集精度為±0.01%，儀器允許誤差±0.05%。測試前先選擇接收口為串口或者為網(wǎng)口，同時連好連線，將同步信號連接到合并單元，將發(fā)送信號連接到合并單元，將采樣脈沖信號從合并單元連到測試儀（如果有），將合并單元的IEC61850-9-1/2/2LE或IEC60044-7/8輸出連到測試儀。測試數(shù)據(jù)如表1、2和3所示。

表1 數(shù)字通道交流電壓試驗值Table 1 ACvoltage measurement of digital channel

表2 數(shù)字通道交流電流試驗值Table 2 ACcurrent measurement of digital channel

表3 數(shù)字通道頻率試驗值Table 3 Frequency measurement of digital channel

測試結(jié)果表明，合并單元測試儀的數(shù)字通道能夠正確采集報文數(shù)據(jù)，數(shù)據(jù)誤差滿足允許誤差范圍，各功能正常運行。

5 結(jié)束語

針對智能變電站對合并單元測試儀時間同步功能和精度的需求，設(shè)計了一種具有多時鐘源輸入，輸出高精度秒脈沖和IRIG_B（DC）碼的同步功能。文中主要介紹了同步功能的硬件電路設(shè)計、軟件設(shè)計和同步功能測試應(yīng)用。測試應(yīng)用結(jié)果表明，測試儀的同步功能設(shè)計能滿足允許誤差范圍，能夠滿足對變電站二次設(shè)備（智能單元、合并單元、保護測控設(shè)備等）的時間同步需求。具備多輸入時間源同步功能的測試儀能夠有效提高工程測試及日常運行維護的工作效率，具有較高的推廣價值。