王碩 常永偉 陳靜? 王本艷 何偉偉 葛浩

1)(中國(guó)科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所,信息功能材料國(guó)家重點(diǎn)實(shí)驗(yàn)室,上海 200050)

2)(中國(guó)科學(xué)院大學(xué),材料與光電研究中心,北京 100049)

1 引 言

絕緣體上硅(silicon-on-insulator,SOI)技術(shù)與體硅工藝相比,通過(guò)引入掩埋氧化物(buried oxide,BOX)結(jié)構(gòu)給器件提供了全介質(zhì)隔離,從而避免閂鎖效應(yīng),減少電荷泄漏,同時(shí)減小了寄生電容,提高了器件的開(kāi)關(guān)速度[1].然而,直接將體硅工藝中的MOSFET移植到SOI工藝中,由于碰撞電離和電子隧穿,電荷將會(huì)在體區(qū)積累,導(dǎo)致MOSFET出現(xiàn)浮體效應(yīng)(floating-body effect,FBE).這些額外的電荷導(dǎo)致晶體管體電位不穩(wěn)定、亞閾值擺動(dòng)異常以及漏極-源極擊穿電壓(drainto-source breakdown voltage,BVds)減小等問(wèn)題[2].通常采用體區(qū)引出技術(shù)可以有效地抑制SOI器件的浮體效應(yīng).

在空間輻射環(huán)境中,輻射效應(yīng)主要分為總劑量輻射效應(yīng)(total ionizing dose,TID)和單粒子效應(yīng)(single event effect,SEE).其中,空間高能粒子在集成電路的材料中電離產(chǎn)生電子-空穴對(duì),這些電荷在氧化層中積累形成氧化物陷阱電荷或者在氧化層與半導(dǎo)體材料的界面處形成界面陷阱電荷,從而造成器件的性能降低甚至功能失效,稱為總劑量輻射效應(yīng)[3].隨著半導(dǎo)體工藝的進(jìn)步和數(shù)字集成電路性能的提升,靜態(tài)隨機(jī)存儲(chǔ)器(static random access memory,SRAM)在片上系統(tǒng)和專用集成電路上所占面積比例不斷增加,而靜態(tài)隨機(jī)存儲(chǔ)器單元(SRAM cell)的特征尺寸卻不斷減小,SRAM存儲(chǔ)單元成為電路中總劑量效應(yīng)最敏感的部分之一[4].目前,已有許多體接觸場(chǎng)效應(yīng)晶體管結(jié)構(gòu)被提出來(lái)以改善總劑量效應(yīng),例如H柵場(chǎng)效應(yīng)晶體管器件[5],GAA[6],BUSFET[7]以及FlexFET[8].雖然它們可以抑制由總劑量效應(yīng)引起的淺溝槽隔離(shallow trench isolation,STI)或掩埋氧化物漏電流,但是它們存在面積過(guò)大、工藝步驟復(fù)雜、制造成本昂貴等缺點(diǎn).

因此,本文設(shè)計(jì)了一種基于L型柵體接觸(L-gate body-contact,LB)MOSFET的6晶體管靜態(tài)隨機(jī)存儲(chǔ)器單元(6 transistors LB static random access memory cell,6T LB SRAM cell),并對(duì)基于不同MOSFET的單個(gè)靜態(tài)隨機(jī)存儲(chǔ)器單元主要電學(xué)性能在總劑量效應(yīng)下的變化進(jìn)行研究,直觀地體現(xiàn)總劑量效應(yīng)對(duì)靜態(tài)隨機(jī)存儲(chǔ)器單元的影響.通過(guò)60Co-γ射線輻照分析,驗(yàn)證了所提出的6T LB SRAM cell相比于基于傳統(tǒng)浮體場(chǎng)效應(yīng)晶體管的6晶體管靜態(tài)隨機(jī)存儲(chǔ)器單元(6T FB SRAM cell)具有漏電更小、穩(wěn)定性更高等特點(diǎn),在輻射環(huán)境中具有穩(wěn)定可靠的實(shí)用價(jià)值.

2 SOI MOS器件

2.1 器件結(jié)構(gòu)

MOS器件結(jié)構(gòu)直接影響著靜態(tài)隨機(jī)存儲(chǔ)器單元的各方面性能.針對(duì)SOI工藝的特點(diǎn),本文選擇了具有代表性的傳統(tǒng)浮體(floating body,FB)場(chǎng)效應(yīng)晶體管和T型柵體接觸(T-gate body-contact,TB)場(chǎng)效應(yīng)晶體管,如圖1(a)和圖1(b)所示.由于靜態(tài)隨機(jī)存儲(chǔ)器單元的版圖一般采用中心對(duì)稱的結(jié)構(gòu),同時(shí)考慮到面積作為靜態(tài)隨機(jī)存儲(chǔ)器設(shè)計(jì)的重要指標(biāo),于是本文采用了一種L型柵體接觸場(chǎng)效應(yīng)晶體管設(shè)計(jì)制備了具有緊湊版圖結(jié)構(gòu)的6T LB SRAM cell.圖1(c)為該 LB MOS器件的N型器件3維示意圖.以LB NMOS器件為例,該器件通過(guò)重?fù)诫sP型硅將P型體區(qū)引出,而重?fù)诫sP型硅又與器件的N型源區(qū)緊密接觸.如圖1(f)所示,硅的金屬工藝步驟將在源區(qū)與體區(qū)硅表面形成CoSi2硅化物,該硅化物實(shí)現(xiàn)了源區(qū)與體區(qū)互連的源體接觸結(jié)構(gòu).硅表面形成CoSi2硅化物是半導(dǎo)體工藝中常見(jiàn)的步驟,通常該工藝的目的在于增加MOS器件有源區(qū)和柵極的導(dǎo)電性能.該LB MOS器件遵守傳統(tǒng)SOI CMOS工藝版圖設(shè)計(jì)規(guī)則,不需要添加額外的掩模版或其他復(fù)雜工藝,可以實(shí)現(xiàn)較好的源體接觸.

2.2 SOI MOS器件的實(shí)驗(yàn)系統(tǒng)及測(cè)量結(jié)果

圖1 (a)FB NMOS版圖;(b)TB NMOS版圖;(c)LB NMOS 3維示意圖;(d)LB PMOS版圖;(e)LB NMOS版圖;(f)LB NMOS器件沿(e)圖線A-A'截取的器件橫截面圖Fig.1.(a)The layout of FB SOI nMOSFET;(b)the layout of TB SOI nMOSFET;(c)the LB nMOSFET 3-dimensional schematic;(d)the layout of LB pMOSFET;(e)the layout of LB nMOSFET;(f)a cross-sectional view of LB nMOSFET is taken along line AA' in(e).

本文基于標(biāo)準(zhǔn)的130 nm SOI工藝,制備了相同尺寸(W/L=0.5 μm/0.13 μm)的 LB,TB和FB NMOS器件.其中,頂層硅(top silicon)和BOX的層厚度分別為100和145 nm,柵極氧化層的厚度為1.8 nm.所有器件在室溫下使用Agilent B1500A在片測(cè)試.

圖2(a)為VD=0.1 V時(shí)器件的轉(zhuǎn)移特性曲線,LB,TB和FB NMOS器件的線性閾值電壓(threshold voltage,Vth)幾乎相同.但是,當(dāng)柵極電壓VG=1.16 V時(shí),FB NMOS器件跨導(dǎo)曲線出現(xiàn)峰值.這是由于NMOS器件體區(qū)價(jià)電子隧穿至柵極留下空穴,而多晶硅柵導(dǎo)帶空穴隧穿進(jìn)入體區(qū),體區(qū)空穴積累造成柵致浮體效應(yīng)(gate induced floating body effect,GIFBE),致使器件Vth降低、跨導(dǎo)升高.而LB和TB NMOS器件跨導(dǎo)曲線相對(duì)平緩,其柵致浮體效應(yīng)受到抑制.這與文獻(xiàn)[9]中的結(jié)果一致.除了柵致浮體效應(yīng),130 nm SOI MOS器件存在漏致勢(shì)壘降低(drain-induced barrier lowing,DIBL)效應(yīng),并導(dǎo)致浮體效應(yīng)[10].由圖2(b)可知,LB,TB和FB NMOS器件的DIBL值分別為 34.2,34.5和152 mV/V.LB和TB NMOS器件的DIBL效應(yīng)相近,并明顯優(yōu)于FB NMOS器件,有效地抑制了浮體效應(yīng).當(dāng)VD=1.2 V時(shí),FB NMOS器件的Vth明顯小于LB和TB NMOS器件.LB,TB和FB NMOS器件的輸出特性曲線如圖2(c)所示.由于空穴注入,可以在FB MOS器件的輸出特性曲線中觀察到扭結(jié)效應(yīng)(kink effect)[11].在VDS＞ 0.6 V 時(shí),FB NMOS 中的扭結(jié)效應(yīng)明顯,而LB和TB NMOS器件則明顯抑制扭結(jié)效應(yīng).圖2(d)顯示了 LB,TB和FB NMOS器件中漏極-源極擊穿電壓(BVds),其中BVds被定義為漏極電流ID=100 nA且柵極電壓VG=0 V時(shí)的漏極電壓,該效應(yīng)是由寄生雙極管導(dǎo)致源極-漏極穿通引起的[12].LB,TB和FB NMOS器件的BVds分別為3.15,3.20和2.45 V.LB NMOS的 BVds值比 FB NMOS增加 21%,與TB MOS幾乎相同.這是因?yàn)轶w電位固定在零電位,LB和TB NMOSFET的BVds得到有效改善.

測(cè)試結(jié)果表明,在130 nm SOI工藝下,LB MOS相比傳統(tǒng)FB MOS成功抑制了浮體效應(yīng),并且DIBL和BVds特性得到了改善.而且由于采用特殊體接觸設(shè)計(jì),具有面積小、連接方便的優(yōu)點(diǎn),工藝上與邏輯電路技術(shù)完全兼容.所以,LB MOS適用于大規(guī)模集成電路.

圖2 FB,TB和LB NMOS器件的(a)轉(zhuǎn)移特性曲線和跨導(dǎo);(b)ID-VG曲線;(c)輸出特性曲線;(d)BVds曲線Fig.2.(a)Transmission characteristic curve and transconductance;(b)ID-VG curve;(c)output characteristic curve;(d)BVds curves for the FB,TB and LB NMOS devices.

3 基于不同MOS器件的靜態(tài)隨機(jī)存儲(chǔ)器單元

3.1 結(jié)構(gòu)與性能

本文所述靜態(tài)隨機(jī)存儲(chǔ)器單元采用CMOS反相器交叉耦合的傳統(tǒng)6晶體管結(jié)構(gòu),如圖3所示.圖4 為 6T FB SRAM cell、6T LB SRAM cell與6T TB SRAM cell的版圖示意圖，最外圍通孔包圍的部分即靜態(tài)隨機(jī)存儲(chǔ)器最小的數(shù)據(jù)存儲(chǔ)重復(fù)單元.其中,6T LB SRAM cell的兩個(gè)選通傳輸管(access device,AC)采用TB NMOS器件,以確保所有晶體管實(shí)現(xiàn)體接觸.而上拉管(pull-up device,PU)和下拉管(pull-down device,PD)均使用LB MOS器件.對(duì)比圖4(b)與圖4(c)不難發(fā)現(xiàn),雖然LB MOS器件是一種非對(duì)稱的結(jié)構(gòu),但由于靜態(tài)隨機(jī)存儲(chǔ)器單元的版圖通常被設(shè)計(jì)成中心對(duì)稱的排布以實(shí)現(xiàn)最緊湊布局的目的,這使得LB MOS器件搭建的6T LB SRAM cell節(jié)省了上下邊緣的空間.為了實(shí)現(xiàn)靜態(tài)隨機(jī)存儲(chǔ)單元可讀可寫的約束條件,晶體管的導(dǎo)通能力應(yīng)滿足[13]:

這意味著(W/L)PD＞(W/L)AC＞(W/L)PU.依據(jù)該原則繪制的具有相同晶體管尺寸的6T LB SRAM cell,6T TB SRAM cell以 及 6T FB SRAM cell樣品的面積分別為3.36,4.29和2.1 μm2.根據(jù)圖5數(shù)據(jù),與6T FB SRAM cell相比,6T LB SRAM cell的讀狀態(tài)靜態(tài)噪聲容限(reading static noise margin,RSNM[14])提高了45.7%,而與基于TB MOS的靜態(tài)隨機(jī)存儲(chǔ)器單元(6T TB SRAM cell)性能接近.由此可見(jiàn),6T LB SRAM cell在保證RSNM性能與6T TB SRAM cell基本一致的情況下,版圖面積可減少約22%.雖然其面積大于6T FB SRAM cell,但存儲(chǔ)單元的穩(wěn)定性能卻得到提升.

圖3 (a)基于FB器件的6管靜態(tài)隨機(jī)存儲(chǔ)器單元的原理圖;(b)基于LB(或TB)器件的6管靜態(tài)隨機(jī)存儲(chǔ)器單元的原理圖Fig.3.SOI SRAM cell schematic circuit of(a)The 6T FB SRAM cell;(b)the 6T LB SRAM cell or 6T TB SRAM cell.

圖4 (a)基于FB器件的6管靜態(tài)隨機(jī)存儲(chǔ)器單元的版圖示意圖;(b)基于LB器件的6管靜態(tài)隨機(jī)存儲(chǔ)器單元的版圖示意圖;(c)基于TB器件的6管靜態(tài)隨機(jī)存儲(chǔ)器單元的版圖示意圖Fig.4.SOI SRAM cell schematic layout of(a)The 6T FB SRAM cell;(b)the 6T LB SRAM cell;(c)the 6T TB SRAM cell.

圖5 基于LB,TB和FB MOS器件的靜態(tài)隨機(jī)存儲(chǔ)器單元的RSNM曲線Fig.5.The RSNM curves of FB/TB/LB SRAM cell.

3.2 總劑量效應(yīng)實(shí)驗(yàn)描述

實(shí)驗(yàn)使用60Co-γ射線源模擬惡劣的輻射環(huán)境,測(cè)試靜態(tài)隨機(jī)存儲(chǔ)器單元的總劑量輻射效應(yīng).輻射的劑量率為276 rad(Si)/s.實(shí)驗(yàn)測(cè)定了在100,300,500和700 krad(Si)的輻射劑量下靜態(tài)隨機(jī)存儲(chǔ)器單元的漏電流和讀狀態(tài)靜態(tài)噪聲容限.表1為針對(duì)不同測(cè)試項(xiàng)目器件的輻照偏置條件.測(cè)試均在輻照后1h內(nèi)完成,使用Keithley 4200SCS半導(dǎo)體參數(shù)分析儀測(cè)試靜態(tài)隨機(jī)存儲(chǔ)器單元的相關(guān)電學(xué)特性.

3.3 實(shí)驗(yàn)結(jié)果與討論

靜態(tài)隨機(jī)存儲(chǔ)器單元處于保持狀態(tài)時(shí)流過(guò)該單元所有器件總的漏電流量是反映該存儲(chǔ)單元靜態(tài)功耗的重要指標(biāo).圖6為靜態(tài)隨機(jī)存儲(chǔ)器單元的漏電流測(cè)試示意圖.測(cè)試時(shí),VDD,BL和BLB相連接并接到供電電源,而WL和GND接到共同的地.保持狀態(tài)下,工作電壓(1.2 V)偏置時(shí)流經(jīng)地的電流即為儲(chǔ)器單元的漏電流.圖7顯示了不同輻射劑量下基于FB和LB MOS器件的靜態(tài)隨機(jī)存儲(chǔ)器單元總的漏電流.當(dāng)輻射總劑量增加到300 krad(Si)時(shí),6T FB SRAM cell的漏電流從輻照前的152 pA急劇增加到194 pA.而當(dāng)輻照總劑量從500 krad(Si)增加到700 krad(Si)時(shí),由總劑量效應(yīng)引起的漏電流增加量減少.這是由于總劑量輻射效應(yīng)導(dǎo)致的陷阱電荷趨于飽和.隨著溝道長(zhǎng)度減小,漏極的電勢(shì)變化會(huì)影響到源極與體區(qū)之間的勢(shì)壘高度.高漏極電壓使得源極邊緣處的勢(shì)壘高度降低,增加了從源極注入溝道的載流子數(shù)量,導(dǎo)致漏極關(guān)態(tài)泄漏電流增加,這被稱為DIBL效應(yīng).該效應(yīng)廣泛存在于短溝道的體硅和部分耗盡SOI MOS器件.而LB MOS的體接觸結(jié)構(gòu)使源區(qū)和體區(qū)具有相同的電勢(shì),高漏極電壓引起的帶隙變化主要發(fā)生在漏極和體區(qū)之間,源極和體區(qū)之間的勢(shì)壘高度的變化減弱.所以,LB MOS器件的DIBL效應(yīng)減弱.由于DIBL效應(yīng),Vth可表示為[15]

其中σ0,σ1和m是用于更好地?cái)M合DIBL效應(yīng)的模型常數(shù).MOS器件亞閾值區(qū)的閾值電壓和電流關(guān)系可近似表示為

表1 基于LB和FB MOS器件靜態(tài)隨機(jī)存儲(chǔ)器單元在輻照過(guò)程中的偏置條件Table 1. Bias conditions of 6T LB cell and 6T FB cell during irradiation.

圖6 (a)6T FB SRAM cell與(b)6T LB SRAM cell的漏電流測(cè)試電路及漏電路徑示意圖(假定Q存儲(chǔ)1邏輯值,QB存儲(chǔ)0邏輯值)Fig.6.The leakage current test circuit and the leakage path diagram of(a)6T FB SRAM cell and(b)6T LB SRAM cell(Assuming Q stores 1 logical value and QB stores 0 logical value).

圖7 基于LB和FB MOS器件的靜態(tài)隨機(jī)存儲(chǔ)器單元的漏電流在不同輻射總劑量下的變化情況Fig.7.The cell leakage current of 6T FB SRAM cell and 6T LB SRAM cell at different radiation doses.

可見(jiàn),MOS器件的Vth越小,關(guān)態(tài)漏電流越大.LB MOS器件的關(guān)態(tài)漏電流小于FB MOS,這與圖2(b)的結(jié)果一致.所以,在輻照前,6T LB SRAM cell比傳統(tǒng)的6T FB SRAM cell的漏電流小52%.通常對(duì)于SOI器件,相同的偏置條件下,浮體NMOS器件的漏電流受到總劑量輻射效應(yīng)的影響要比體接觸NMOS器件的稍微大一些[16].總劑量輻射效應(yīng)會(huì)增強(qiáng)MOS器件STI寄生晶體管以及SOI器件埋氧化層對(duì)應(yīng)的背柵晶體管的DIBL效應(yīng),導(dǎo)致器件漏電流增加[17,18].由于浮體器件對(duì)于DIBL效應(yīng)的抑制能力弱于LB MOS器件,導(dǎo)致FB MOS器件的寄生側(cè)壁晶體管以及背柵晶體管的漏電流隨輻射劑量增加的變化量高于LB MOS器件.另外,由圖1可以看到,LB MOS器件在結(jié)構(gòu)上比FB MOS器件減少了一個(gè)STI與器件體區(qū)的接觸面.這使得6T LB SRAM cell器件的輻射效應(yīng)關(guān)態(tài)漏電流比6T FB SRAM cell器件減小一倍以上.如圖7所示,當(dāng)輻射總劑量累積到700 krad(Si)時(shí),6T LB SRAM cell的漏電流從輻照前的73 pA增加到89 pA,增加了21.9%.相比之下,6T FB SRAM cell的漏電流從輻照前的152 pA增加到215 pA,增加了41.4%,漏電流的增加量是6T LB SRAM cell的3.94倍.從該性能可以看出,6T LB SRAM cell的性能受TID效應(yīng)的影響小于6T FB SRAM cell.

6T FB SRAM cell的讀狀態(tài)靜態(tài)噪聲容限隨輻射劑量變化情況如圖8(a)所示.當(dāng)輻射劑量為100 krad(Si)時(shí),RSNM曲線幾乎不變.然而,當(dāng)輻射劑量從100 krad(Si)增加到300 krad(Si)時(shí),相應(yīng)的讀狀態(tài)靜態(tài)噪聲容限值從250 mV降低到144 mV,變化率為42.4%.6T LB SRAM cell的讀狀態(tài)靜態(tài)噪聲容限測(cè)量結(jié)果如圖8(b)所示.輻照前,該存儲(chǔ)單元的RSNM比6T FB SRAM cell高了1.93倍.當(dāng)總劑量增加到300 krad(Si)時(shí),RSNM從420 mV變?yōu)?90 mV,下降比率為7.14%.當(dāng)總劑量為700 krad(Si)時(shí),RSNM降至373 mV,比照射前的RSNM值低11.2%.已知SNM的表達(dá)式為[19]

圖8 (a)基于FB MOS器件的靜態(tài)隨機(jī)存儲(chǔ)器單元和(b)基于LB MOS器件的靜態(tài)隨機(jī)存儲(chǔ)器單元的讀取靜態(tài)噪聲容限受總劑量輻射的影響Fig.8.(a)6T FB Cell read stability and(b)6T LB Cell read stability under various radiation doses.

在實(shí)際電路中,大部分的靜態(tài)隨機(jī)存儲(chǔ)器單元都是處于保持狀態(tài)下(WL=0 V,BL=BLB=VDD),SRAM單元的存儲(chǔ)結(jié)點(diǎn)將保存為“1”或“0”邏輯.當(dāng)接受輻照時(shí),由于靜態(tài)隨機(jī)存儲(chǔ)器單元兩個(gè)存儲(chǔ)結(jié)點(diǎn)的電位是相反的,所以結(jié)構(gòu)對(duì)稱的交叉耦合CMOS反相器處于不同的偏置狀態(tài).研究表明,寄生側(cè)壁晶體管的ON狀態(tài)是輻射下最惡劣偏置[20].而總劑量效應(yīng)對(duì)PMOS晶體管氧化物電荷和界面態(tài)的影響,將導(dǎo)致PU器件的閾值電壓的絕對(duì)值增加[20,21],從而抑制電荷泄漏.首先分析晶體管AC2,PU2和PD2構(gòu)成的反相器組合.根據(jù)圖3和表1,輻照時(shí)存儲(chǔ)器單元的存儲(chǔ)結(jié)點(diǎn)Q=0 V,晶體管 PU2處于 ON狀態(tài),晶體管 PD2處于OFF狀態(tài),而AC2處于類似ON狀態(tài)的非飽和狀態(tài).因此,輻照將導(dǎo)致晶體管AC2的Vth減小,而PU2和PD2的|Vth|基本不變.對(duì)輻照后對(duì)該反相器組合讀取狀態(tài)的傳輸特性曲線(VTC)進(jìn)行分析.當(dāng)存儲(chǔ)結(jié)點(diǎn)Q被置于低電位時(shí),晶體管AC2和PD2處于線性區(qū),而晶體管PU2處于飽和區(qū),輻照前后曲線變化不明顯.當(dāng)存儲(chǔ)結(jié)點(diǎn)Q輸入高電位時(shí),晶體管AC2處于飽和區(qū),而晶體管PU2處于線性區(qū),根據(jù)電路結(jié)點(diǎn)電荷守恒原理,有

由(7)式得,VQB隨著AC2的Vth減小而增加.這個(gè)結(jié)果與圖8中曲線①的結(jié)果一致.討論對(duì)稱的另一個(gè)由AC1,PU1和PD1構(gòu)成的反相器組.輻照時(shí)存儲(chǔ)器單元的存儲(chǔ)結(jié)點(diǎn)QB=1.32 V,晶體管PD1處于ON狀態(tài),晶體管PU1處于OFF狀態(tài),而晶體管AC1處于飽和狀態(tài).因此,輻照將導(dǎo)致晶體管 AC1和PD1的Vth減小,而 PU2的|Vth|基本不變.當(dāng)存儲(chǔ)結(jié)點(diǎn)QB置于低電壓時(shí),先忽略AC1的作用,根據(jù)反相器中點(diǎn)電壓VM公式[22]

反相器中點(diǎn)電壓VM隨著PD1的Vth減小而減小.所以,圖8中曲線②發(fā)生左移.當(dāng)存儲(chǔ)結(jié)點(diǎn)QB置于高電壓時(shí),根據(jù)(7)式,如果AC1的Vth不變,VQ隨著PD1的Vth減小而減小.所以,圖8中曲線②輻照后的VQ由于晶體管AC1和PD1制約關(guān)系,當(dāng)VQB=1.2 V時(shí)的VQ基本保持不變.圖8(a)和圖8(b)的曲線變化趨勢(shì)是一致的.但是,MOS器件的閾值電壓由于輻射效應(yīng)變化越明顯,曲線變化的程度越劇烈.FB MOS在輻射總劑量達(dá)到300 krad(Si)時(shí),其特性出現(xiàn)明顯惡化,從而降低SRAM單元的穩(wěn)定性.然而,LB MOS對(duì)總劑量效應(yīng)不敏感,在輻射總劑量達(dá)到700 krad(Si)后靜態(tài)隨機(jī)存儲(chǔ)器單元的對(duì)稱性仍然存在,SNM值比輻照前僅降低了11.2%.

4 結(jié) 論

本文采用130 nm SOI工藝,制備了3種靜態(tài)隨機(jī)存儲(chǔ)器單元.研究了不同MOS器件的結(jié)構(gòu)和電學(xué)性能,以及不同靜態(tài)隨機(jī)存儲(chǔ)器單元直流特性.通過(guò)60Co-γ射線輻照實(shí)驗(yàn),測(cè)試分析了基于LB MOS器件的靜態(tài)隨機(jī)存儲(chǔ)器單元隨輻射總劑量的變化情況.

實(shí)驗(yàn)結(jié)果表明,LB MOS相比傳統(tǒng)FB MOS成功抑制了浮體效應(yīng),并且DIBL和BVds特性得到了改善.由于采用特殊體接觸設(shè)計(jì),相比于TB MOS具有面積更小、連接方便的優(yōu)點(diǎn).而且工藝上與現(xiàn)有SOI CMOS完全兼容,無(wú)需額外的掩模版.所以,LB MOS適用于大規(guī)模集成電路.6T LB SRAM cell與6T TB SRAM cell具有類似的電學(xué)特性,但是節(jié)約大約22%的面積,且性能明顯優(yōu)于6T FB SRAM cell.在輻射環(huán)境中,采用體接觸LB MOS器件的靜態(tài)隨機(jī)存儲(chǔ)器單元在漏電流和讀取靜態(tài)噪聲容限指標(biāo)上明顯優(yōu)于傳統(tǒng)FB MOS靜態(tài)隨機(jī)存儲(chǔ)器單元.實(shí)驗(yàn)結(jié)果表明,6T LB SRAM cell具有輻照環(huán)境下穩(wěn)定可靠的實(shí)用價(jià)值.