邢栗 王延明 張晨陽

摘 要：TSV-CIS封裝技術(shù)是目前先進的封裝技術(shù)，它可以有效降低中低端CIS封裝成本，使得芯片面積達到最小，實現(xiàn)晶圓級封裝。本文簡單介紹了TSV-CIS封裝技術(shù)工藝的背景、結(jié)構(gòu)、工藝流程及沈陽芯源公司可以應(yīng)用的機臺等內(nèi)容。

關(guān)鍵詞：TSV-CIS封裝技術(shù)；工藝流程

1 緒論

圖像傳感器是將光信號轉(zhuǎn)換為電信號的裝置。受益于照相手機（Camera Phone）的持續(xù)蓬勃發(fā)展，圖像傳感器市場未來的需求將不斷攀升。與此同時，Skype 等網(wǎng)絡(luò)實時通訊服務(wù)的流行、安全監(jiān)控市場的興起，以及全球汽車電子的快速成長，亦為圖像傳感器創(chuàng)造可觀的應(yīng)用規(guī)模。影像傳感芯片主要有兩種：CCD 和CMOS，前者由光電耦合器件構(gòu)成，后者由金屬氧化物器件構(gòu)成。與CCD 相比，CMOS 影像傳感器（CMOS Image Sensor即CIS）具有圖框顯示率快，高度的整合性（可減少周邊組件使用量，降低系統(tǒng)成本），以及較低的功耗等特性，且CIS是標(biāo)準工藝制程，在制造成本、產(chǎn)品售價方面具有明顯的優(yōu)勢，因此CIS近年來在照相手機應(yīng)用中得到快速發(fā)展，2008 年全球CIS出貨數(shù)首次超越CCD 影像傳感器出貨數(shù)。未來幾年，隨著CIS技術(shù)的發(fā)展，CCD 技術(shù)在市場中所占比重將日益下降。

TSV技術(shù)是通過芯片和芯片之間制作垂直導(dǎo)通，實現(xiàn)芯片之間互聯(lián)的最新技術(shù)?；赥SV技術(shù)的三維方向堆疊的集成電路封裝技術(shù)（3D IC）是目前較新的封裝技術(shù)，它具有最小的尺寸和質(zhì)量，有效的降低寄生效應(yīng)，改善芯片速度和降低功耗等特點。

從2007年3月日本的Toshiba公司首次展出的采用TSV-CIS晶圓級封裝技術(shù)開始至今，這項技術(shù)不斷吸引全球主要圖像傳感器廠商陸續(xù)投入進來。它可有效降低中低端CIS封裝成本，目前在500萬像素以下的CIS封裝領(lǐng)域已經(jīng)取代傳統(tǒng)CSP封裝成為主流技術(shù)。

沈陽芯源公司作為國內(nèi)半導(dǎo)體裝備制造產(chǎn)業(yè)鏈的龍頭企業(yè)，為TSV-CIS封裝技術(shù)做出了重大貢獻，芯源公司自主研發(fā)生產(chǎn)的勻膠顯影機、噴膠機、去膠機、清洗機、刻蝕機等多種設(shè)備均可在該工藝中發(fā)揮不可或缺的作用。

2 TSV-CIS封裝技術(shù)

2.1 TSV-CIS封裝技術(shù)結(jié)構(gòu)

圖1是某器件的TSV-CIS封裝結(jié)構(gòu)圖。圖中的 Si是半導(dǎo)體（Si）圖像傳感器集成電路芯片。涂覆在芯片正面四周的PAD上的樹脂墻與光學(xué)玻璃連接，并在芯片正面與光學(xué)玻璃形成空腔。將芯片正面的金屬PAD通過在背面打孔、金屬鍍覆、光刻刻蝕等技術(shù)垂直引向背面（即TSV技術(shù)）。在芯片背面將PAD重新分布，再制作BGA焊錫球。這種TSV-CIS封裝技術(shù)使得芯片面積達到最小，實現(xiàn)晶圓級封裝。

2.2 TSV-CIS封裝技術(shù)工藝流程

經(jīng)過小批量、中批量的生產(chǎn)型實驗和不斷的研究改進，TSV-CIS封裝技術(shù)的工藝流程基本成熟。具體概括為：1樹脂空腔形成--2樹脂墻和硅晶圓正面對準壓合--3硅晶圓背面減薄--4硅晶圓背面正面刻蝕、劃道刻蝕--5硅背面盲孔制作--6電鍍絕緣層--7盲孔處激光打孔--8濺鍍鋁層--9電鍍光刻膠、刻蝕鋁、去膠--10電鍍金屬層--11形成防焊層--12 BGA焊錫球成型&激光打標(biāo)--13切割--14終檢--15包裝出貨。

上述每步工藝流程又由N步工藝組成，需不同工藝設(shè)備完成。芯源公司自主研發(fā)生產(chǎn)的勻膠顯影機、噴膠機、去膠機、清洗機、刻蝕機等多種設(shè)備均可在上述工藝中發(fā)揮不可或缺的作用。下面本文列舉兩個芯源設(shè)備可應(yīng)用到的工藝環(huán)節(jié)。

①樹脂空腔形成工藝，此步工藝流程圖為：

由流程圖可見，沈陽芯源公司清洗機、勻膠顯影機可應(yīng)用其中。圖2為此步工藝示意圖及沈陽芯源公司設(shè)備圖片。

②硅晶圓背面正面刻蝕、劃道刻蝕，此工藝工藝流程圖為：

由流程圖可見，沈陽芯源公司清洗機、勻膠顯影機可應(yīng)用其中（參見圖3）。

由于本文篇幅有限，而可以應(yīng)用到沈陽芯源公司設(shè)備的工藝步驟較多，其它工藝步驟本文不進行具體說明?？偨Y(jié)如下表：

2.3 TSV-CIS封裝技術(shù)工藝中SEM舉例圖片

圖4為TSV-CIS封裝技術(shù)工藝中SEM一些舉例圖片，分別為Si刻蝕、鈍化、盲孔處激光打孔、導(dǎo)通線路。

3 結(jié)論

本文簡單介紹了TSV-CIS封裝技術(shù)工藝的背景、結(jié)構(gòu)、工藝流程及沈陽芯源公司可以應(yīng)用的機臺等內(nèi)容。TSV-CIS封裝技術(shù)未來應(yīng)用會更廣泛，技術(shù)會更成熟。