姚 寧

(許昌學院 電氣(機電)工程學院， 河南 許昌 461000)

基于LPM模塊的DDS波形發(fā)生器的設計

姚 寧

(許昌學院 電氣(機電)工程學院， 河南 許昌 461000)

波形發(fā)生器在各類測試和相應實驗中有著較為普遍的應用。本文利用DDS原理在QuartusⅡ 9.0軟件上實現(xiàn)了一種波形發(fā)生器的設計與仿真驗證，并在含有Cyclone Ⅱ系列FPGA芯片的實驗開發(fā)平臺上利用嵌入式邏輯分析儀(SignalTap Ⅱ)完成硬件驗證。本方法設計的波形發(fā)生器能較容易的實現(xiàn)四種波形(正弦波、方波、三角波和鋸齒波)的轉換，原理簡單、結果清晰、輸出波形好、擴展方便，具有很大的研究意義和實用價值。

LPM；DDS；SignalTap Ⅱ；波形發(fā)生器

波形發(fā)生器在各種測試和實驗領域中有著較為普遍的應用，尤其是在儀器儀表的測試、通訊系統(tǒng)的設計和研究過程等方面有著不能替代的作用，所以，信號發(fā)生器的設計和研究有著重要的實際意義和應用價值[1]。

隨著大規(guī)模集成電路的發(fā)展，電子電路的設計方法也由“自底而上”的設過程轉換成“自上而下”的設計方法，進入EDA時代(Electronic Design Automation——電子設計自動化)。EDA時期對設計者經(jīng)驗的依賴大大減小，設計者不必了解器件的制造工藝，只要會用相關軟件畫原理圖或會用硬件描述語言(如VHDL、Verilog HDL)，就可以在大規(guī)?？删庉嬤壿嬈骷拈_發(fā)軟件及實驗開發(fā)系統(tǒng)上完成電路的設計和調試，使電子產(chǎn)品的設計周期變短，上市速度加快。當今的EDA技術更多的是指SOC(System on a Chip)[2]——芯片內電子系統(tǒng)設計自動化，所以，當代電子產(chǎn)品的更新?lián)Q代較快。

本文以Quartus Ⅱ 9.0為設計軟件，利用Altera公司提供的參數(shù)可設置模塊庫(LPM)，應用DDS原理完成一種簡易波形發(fā)生器的設計和仿真驗證。硬件驗證在裝有Cyclone Ⅱ系列FPGA芯片(EP2C35F672C8)的實驗開發(fā)系統(tǒng)上完成利用嵌入式邏輯分析儀(SignalTap Ⅱ)完成。

1 波形發(fā)生器簡介

波形發(fā)生器可以產(chǎn)生四種波形——正弦波、方波、三角波、鋸齒波，通過波形選擇模塊來實現(xiàn)波形的轉換，原理框圖如圖1所示。設計過程中采用混合輸入方式，累加模塊(計數(shù)模塊、寄存器模塊)和波形存儲模塊采用圖形編輯方式完成，波形選擇模塊采用文本的方式完成。優(yōu)勢在于，圖形編輯方式輸入能較快的完成設計而且設計過程明了、易于實現(xiàn)。此波形發(fā)生器可以在在輸入信號改變的條件下選擇不同的波形結果輸出[3]。

圖1 波形發(fā)生器原理圖

2 DDS原理

美國學者J. Tierney、C. M.Rader和B. Gold在1971年提出了直接數(shù)字頻率合成(Direct Digital Synthesis，DDS)技術，它是第三代頻率合成技術[4]，此技術以數(shù)字信號為根本，從相位的角度出發(fā)直接合成所需波形的一種新的全數(shù)字頻率合成技術[5]。與傳統(tǒng)的頻率合成技術對比，DDS 具有頻率鑒別率高、頻率切換快和相位連續(xù)變化等優(yōu)點[5]。

DDS技術結構原理如圖2所示，有系統(tǒng)參考時鐘(fclk)、相位累加器(位寬N=32)、ROM存儲器(位寬9)和DAC組成。在系統(tǒng)參考時鐘(fclk)的控制下對相位累加器、ROM存儲器和DAC進行時序控制，相位累加器有加法器和寄存器級聯(lián)組成，在系統(tǒng)參考時鐘的控制下對頻率控制字(B[31..0])對應的二進制代碼累加，本文中將累加結果的高9位作為ROM查找表的地址，查找ROM進行尋址，經(jīng)由DAC變換后再濾波就可以得到所需要的波形。輸出波形頻率與參考頻率之間的關系[6]為

(1)

所以，通過公式(1)可知，頻率控制字一定時，輸出波形的頻率與參考頻率成正比。輸出頻率與頻率控制字和系統(tǒng)參考時鐘頻率有關，可通過改變頻率控制字和系統(tǒng)參考時鐘來得到不同頻率的輸出波形。

輸出波形的最小頻率間隔[6]

(2)

由公式(2)可見，輸出波形的精度取決于累加器的位數(shù)及系統(tǒng)參考時鐘的頻率。本文設計的波形發(fā)生器的頻率誤差為1‰以下。

圖2 DOS原理圖

3 系統(tǒng)設計

FPGA(Field Programmable Gate Arrays，現(xiàn)場可編程門陣列)是EDA技術中普遍應用的一種可編程信號處理器件[7]。FPGA的優(yōu)點開發(fā)周期短、設計靈活性大、可重復編程、集成度高、內部具有豐富資源等等。運用DDS原理結合FPGA系統(tǒng)開發(fā)平臺建立波形發(fā)生器原理簡單、操作靈活、更新方便、系統(tǒng)體積小，且系統(tǒng)開發(fā)趨于軟件化、自定義化[8-9]。

在此選用Altera公司的FPGA芯片——Cyclone I I系列(EP2C35F672C8)完成波形發(fā)生器的設計實現(xiàn)，波形實現(xiàn)簡單，調節(jié)方便，波形發(fā)生器電路原理圖如圖3所示。

圖3 波形發(fā)生器原理圖

(1)相位累加器

相位累加器的位寬N=32，由加法器和寄存器電路實現(xiàn)，分別采用LPM_ADD_SUB模塊和LPM_FF模塊編輯實現(xiàn)，如圖4所示，寄存器輸出的高9位A[31..23]是波形數(shù)據(jù)ROM模塊的地址。

(2)波形數(shù)據(jù)ROM

波形數(shù)據(jù)ROM的地址線位寬9位、數(shù)據(jù)線位寬8位，用LPM_ROM模塊單元實現(xiàn)，以正弦波模塊為例，如圖5所示。ROM中所需的初始化文件采用mif格式文件。mif格式文件采用專用mif文件生成器——MIF_Maker2010自動創(chuàng)建4種波形，保存后調入ROM。

圖4 相位累加器模塊圖

圖5 正弦波模擬ROM結構圖

(3)多路選擇器

波形選擇由4選1多路選擇器實現(xiàn)，采用文本輸入方式(VHDL語言)實現(xiàn)。主體部分程序如下：

…

entity selectwave is

port(clk:in std_logic;

sel:in std_logic_vector(1 downto 0);

sin_data:in std_logic_vector(7 downto 0);

fang_data:in std_logic_vector(7 downto 0);

sanjiao_data:in std_logic_vector(7 downto 0);

juchi_data:in std_logic_vector(7 downto 0);

data_out:out std_logic_vector(7 downto 0));

end ;

architecture sel of selectwave is

begin

with sel select

data_out<=sin_data when "00",

fang_data when "01",

sanjiao_data when "10",

juchi_data when "11";

end;

編譯完成后，多路選擇器的元件封裝圖如圖6所示。

圖6 4選1多路選擇器原理圖

(4)仿真驗證

波形發(fā)生器仿真波形如圖7所示，圖7中(a)為正弦波仿真波形圖，(b)為方波仿真波形圖，(c)為三角波仿真波形圖，(d)為鋸齒波仿真波形圖，與mif文件中的數(shù)據(jù)能完全對應，可是對波形來說不直觀，同時也不利于觀察。所以在此調用邏輯分析儀——SignalTap Ⅱ驗證。

圖7 波形仿真圖

4 SignalTap Ⅱ——邏輯分析儀驗證

邏輯分析儀(SignalTap Ⅱ)是一種測試硬件系統(tǒng)的高效的測試手段。將波形發(fā)生器的引腳鎖定在Cyclone Ⅱ系列FPGA芯片(EP2C35F672C8)的實驗箱上，調入邏輯分析儀，4種波形的顯示結果如圖8所示。為了驗證方便，在此將頻率控制字B的低20位設為高電平，高6位設為低電平。當波形控制鍵Sel取00、01、10、11時輸出波形分別對應正弦波、方波、三角波、鋸齒波，其中(a)、(c)、(e)、(g)是頻率控制字時對應的4種波形的顯示結果，(b)、(d)、(f)、(h)是頻率控制字B=226時對應的4種波形的顯示結果。邏輯分析儀的驗證結果相較于圖3的波形圖結果更為直觀，從結果中可以直接看出B=224時的周期是B=226時周期的4倍，頻率是對應的4分之1，與原理相符。

圖8 邏輯分析儀圖形顯示

5 總結

基于LPM模塊的DDS簡易波形發(fā)生器較容易的實現(xiàn)了正弦波、方波、三角波、鋸齒波四種波形的設計和仿真驗證，原理簡單、結構清晰、波形轉換快、輸出波形好、成本低。

同時FPGA芯片功能多，其性能基本上能適合絕大多數(shù)系統(tǒng)的要求[10]，因此，DDS與FPGA的結合，使系統(tǒng)性價比大大提高。本設計目前測試階段不需印刷電路板，省時省力，并且方便后續(xù)對此項目的優(yōu)化和擴展。

[1]張林行,尚小虎，等.一種基于FPGA 的DDS 信號源實現(xiàn)[J].微型電腦應,2015,(31)12:16-18.

[2]譚會生,張昌凡.EDA技術及應用 (第二版)[M].西安:西安電子科技大學出版社,2006.

[3]鄭亞民,董曉舟.可編程邏輯器件開發(fā)軟件Quarter Ⅱ[M].北京:國防工業(yè)出版社,2006.

[4]宋寅.基于FPGA的DDS波形發(fā)生器的設計與實現(xiàn)[J] .合肥學院學報, 2017,17(2):63-66.

[5]Tierney, J.， Rader, C.， Gold, B. A digital frequency synthesizer[J]. Audio and Electroacoustics, IEEE Transactions on.1971, 19(1):48-57.

[6]潘松,黃繼業(yè).EDA技術實用教程——VHDL版(第五版)[M].北京:科學出版社,2014.

[7]楊海鋼,孫嘉斌,王慰.FPGA 器件設計技術發(fā)展綜述[J] .電子與信息學報,2010,(3):714-727.

[8]李雪梅,張宏財,王學偉.基于DDS 技術的信號源設計[J].電測與儀表,2012,(1):55-56,66.

[9]郝建衛(wèi).基于FPGA 的脈沖寬度調制信號發(fā)生器[J].計算機工程,2013,(2):260-264,269.

[10]余勇,鄭小林.基于FPGA的DDS正弦信號發(fā)生器的設計和實現(xiàn)[J].電子器件,2005,(3):596-599.

Design of DDS Waveform Generator Based on LPM Module

YAO Ning
(College of Electrical and Information Engineering, Xuchang University, Xuchang Henan 461000, China)

Waveform generator has a wide range of applications in various experiments and tests. The design and simulation of the waveform generator are implemented using the DDS principle on QuartusII 9.0 software. The hardware validation was performed on an experimental development platform containing the Cyclone II FPGA chip, using the embedded logic analyzer (SignalTap II).The waveform generator designed by this method can easily realize the transformation of four waveforms - sine wave, square wave, triangle wave and sawtooth wave. It has great research significance and practical value with the characteristics of simple principle, clear result, good output waveform and convenient extension.

LPM; DDS; SignalTapII; waveform generator

TN710

A

1674-344X(2017)8-0034-04

2017-06-10

許昌學院校級科研項目(2017ZD010)

姚 寧(1980-)，女，河南許昌人，副教授，碩士，研究方向為電子電路、電子設計自動化。