夏雨楠，陳宇寧，許麗清，戴　洲，李華新，程　凱

（南京電子器件研究所，南京210016）

先進(jìn)射頻封裝技術(shù)發(fā)展面臨的挑戰(zhàn)

夏雨楠，陳宇寧，許麗清，戴洲，李華新，程凱

（南京電子器件研究所，南京210016）

隨著射頻技術(shù)的廣泛應(yīng)用和發(fā)展，射頻封裝已經(jīng)呈現(xiàn)出更高密度功能集成、更高功率、更高頻率和更低成本的發(fā)展要求。在這些要求下，3D封裝、大功率射頻器件集成、多種信號混合集成、硅中道工藝順應(yīng)而出。相對于傳統(tǒng)射頻封裝，基于硅中道工藝的先進(jìn)射頻封裝面臨結(jié)構(gòu)、熱管理、信號完整性和工藝等多方面的挑戰(zhàn)。

射頻；中介層；3D封裝；氮化鎵

1　引言

在國際半導(dǎo)體技術(shù)路線圖組織（ITRS）發(fā)布的延續(xù)摩爾（More Moore）和超越摩爾（More Than Moore）發(fā)展路線圖中，射頻屬于超越摩爾方向的首位技術(shù)，已經(jīng)是當(dāng)今通信、雷達(dá)探測、電子戰(zhàn)乃至定向能的主要信號頻域。

民用方面，移動通信成為射頻器件最大的應(yīng)用市場，硅、鍺硅、砷化鎵、氮化鎵等多種射頻器件各得其所，目前的工作頻率基本在C波段以下。市場增長刺激并加速了硅射頻技術(shù)的成熟，硅和鍺硅器件已經(jīng)具備與砷化鎵器件競爭的綜合能力。在一些大規(guī)模應(yīng)用上，如手機(jī)的射頻前端，硅和鍺硅的市場份額已經(jīng)超過砷化鎵；在移動基站應(yīng)用市場，氮化鎵射頻功率器件已經(jīng)具備與硅LD-MOS等綜合競爭的能力，突出的表現(xiàn)為每瓦功率價(jià)格的趨同。

軍用方面，由于應(yīng)用需求相對于民用的特殊性，如更高的頻率、更高的功率、更大的帶寬等，砷化鎵、氮化鎵、磷化銦等器件優(yōu)勢依然突出，有些已經(jīng)具備擴(kuò)展到太赫茲的能力。

近年來，射頻技術(shù)已經(jīng)呈現(xiàn)出融合多種技術(shù)的平臺化發(fā)展態(tài)勢，趨向射頻微系統(tǒng)。對于民用，主要的發(fā)展背景是尺寸和體積持續(xù)縮微的要求下，載頻聚合和多種射頻應(yīng)用綜合集成需求；對于軍用，是多種功能綜合提出的智能射頻前端這一平臺化發(fā)展需求。因此，作為近階段射頻微系統(tǒng)主要的集成技術(shù)，射頻微系統(tǒng)封裝在多個(gè)層面代表了先進(jìn)射頻封裝。

2　先進(jìn)射頻封裝技術(shù)的發(fā)展要求

綜合軍民兩方面應(yīng)用看，先進(jìn)射頻封裝發(fā)展的提出主要出自于更高密度功能集成、更高功率應(yīng)用、更高頻率應(yīng)用和更低成本的要求。這些應(yīng)用要求在先進(jìn)射頻封裝技術(shù)上演繹為如下4方面的發(fā)展。

2.1技術(shù)平臺——3D封裝

從先進(jìn)射頻封裝集成發(fā)展看，功能集成是主題。其集成的主要功能模塊是收發(fā)天線、雙工、接收通道、發(fā)射通道等4大塊，這4大塊在不同的產(chǎn)品中由不同的元器件組成。在更多功能集成要求下，如數(shù)字處理功能塊的嵌入等，集成的器件越來越多，同時(shí)器件品種也越來越復(fù)雜，傳統(tǒng)封裝集成的平面二維布局由于更長的信號互聯(lián)和更大的封裝面積等因素，已經(jīng)顯現(xiàn)出難以滿足需求的技術(shù)弱勢，突出的表現(xiàn)為信號延遲、損耗和完整性問題。

另一方面，先進(jìn)射頻器件工作頻率快速躍升，如提升至毫米波和亞太赫茲，在加劇上述信號問題的同時(shí)，從工作原理上進(jìn)一步提出了大幅縮小陣列中封裝單元的中心距要求，如毫米波陣列，兩個(gè)射頻陣元中心距（1/2波長）隨頻率大幅度縮減至毫米量級。

綜上，更多功能集成和工作頻率大幅提升，從根本上提出了先進(jìn)射頻封裝從2D向3D的發(fā)展訴求。2020年之后的5G移動基站相控陣天線陣列以及毫米波段雷達(dá)探測、電子戰(zhàn)和通信等都已經(jīng)提出了技術(shù)上一致的要求。

2.2封裝集成：大功率信號發(fā)射器件

傳統(tǒng)上，由于收發(fā)間信號串?dāng)_，著眼于性能、可靠性以及成本等方面的考慮，以功率放大器為核心的發(fā)射通道與接收通道一般是板級集成，功率放大器在更高密度、更小節(jié)距封裝中的集成較少，即使有，也大都是小功率放大器，比如2.4 GHz藍(lán)牙信號放大器。板級集成通常屬于組裝工藝，取平面布局，大功率放大器加入后，加上必要的熱管理機(jī)構(gòu)和外圍電路，通常占用的PCB板面積和射頻端體積較大。

在3D封裝集成的大勢下，加之超高頻陣列中射頻封裝SWaP（Size，Weight and Performance，即尺寸、重量和性能）的綜合要求，包括收發(fā)天線、接收通道和發(fā)射通道的完整射頻前端（RF Front End）的封裝集成發(fā)展需求迫切，一體化集成趨勢顯著。從典型應(yīng)用看，如毫米波面陣的瓷片式（共形）射頻前端子陣，收、發(fā)通道的小信號和大信號器件在3D微納封裝結(jié)構(gòu)中的集成是大勢所趨。這意味著大信號放大器在射頻3D封裝的微納結(jié)構(gòu)中與小信號器件共存，彼此物理間距將達(dá)到100 nm量級或以下?，F(xiàn)在，已經(jīng)出現(xiàn)包含有移相器、低噪聲放大器和功率放大器的完整3D集成瓦級射頻前端單元，其尺寸已經(jīng)達(dá)到2.5mm×2mm×0.46mm，質(zhì)量是12.9 mg［1］。

2.3信號：多種信號混合集成

面向未來應(yīng)用的多功能綜合集成要求，如移動通信的載頻聚合和MIMO（多輸入、多輸出），雷達(dá)探測、電子戰(zhàn)、通信以及定向能的綜合等，必然會引發(fā)和推動射頻封裝中多種信號的混合集成。

以應(yīng)用環(huán)境和功能集成看，完整的射頻前端封裝集成同時(shí)也是多種信號的混合集成。以頻率分，有低頻信號（如電源信號）、高頻信號（微波、毫米波、太赫茲）乃至光信號；以功率分，有多種器件的小功率、中功率和大功率信號；以信號屬性分，有模擬信號和數(shù)字信號（模數(shù)混合信號，如A/D、D/A）；以物理場分，主要有電磁場、熱場和應(yīng)力場。

與傳統(tǒng)、平面和單一射頻器件封裝集成不同的是，不同功率、不同頻率和不同屬性的多種信號與多種強(qiáng)度不一的物理場，在射頻封裝3D空間中混合作用。

2.4工藝：硅中道工藝（MIDDLE END）

2013年，國際半導(dǎo)體技術(shù)路線圖組織針對超越摩爾和延續(xù)摩爾的發(fā)展格局，對融合系統(tǒng)芯片（SoC）和系統(tǒng)封裝（SiP）的更高價(jià)值系統(tǒng)做了技術(shù)概述，其物理架構(gòu)是：

·結(jié)構(gòu)：2.5D；

·集成內(nèi)容：在硅中介層上集成處理器、射頻器件、存儲器和MEMS。

·集成基板：硅中介層（Interposer）［2］。

以其集成的器件功能看，2.5D結(jié)構(gòu)中集成了傳感（射頻接收）、信號處理和執(zhí)行（射頻信號發(fā)射），這實(shí)際上是廣泛意義上的射頻微系統(tǒng)，已經(jīng)在諸如移動終端和物聯(lián)網(wǎng)（IOT）等移動射頻前端上有廣泛應(yīng)用。

2.5D結(jié)構(gòu)在當(dāng)前技術(shù)基礎(chǔ)上比較實(shí)際可行，技術(shù)手段可以支撐并實(shí)現(xiàn)，對比完全3D，盡管過渡性質(zhì)比較明顯，但是面向比傳統(tǒng)射頻封裝更高的SWaP要求，是向完全3D結(jié)構(gòu)演進(jìn)的必經(jīng)之路或曰起點(diǎn)。

從目前工藝技術(shù)發(fā)展對2.5D的支撐看，圓片級封裝（WLP）是比較實(shí)際可行的主流技術(shù)，可以支撐封裝結(jié)構(gòu)從2.5D向3D的演進(jìn)。與傳統(tǒng)射頻封裝技術(shù)相比，WLP工藝絕大部分屬前道工藝（Front End）范疇，而其任務(wù)屬性卻屬于傳統(tǒng)意義上的后道（Back End）封裝，這也是目前國際上正在形成的中道工藝（Middle End）的區(qū)劃。

對于射頻封裝，中道工藝是與傳統(tǒng)射頻封裝工藝相比最具差異性的分水嶺。從最樸素的技術(shù)要求看，如超短節(jié)距、超高互聯(lián)精度等，以LTCC絲網(wǎng)印刷為特征工藝的傳統(tǒng)射頻封裝，演進(jìn)或者躍升到以圓片前道工藝為主的中道工藝（如圓片級封裝）已經(jīng)是趨勢所在。

3　先進(jìn)射頻封裝技術(shù)面臨的挑戰(zhàn)

3.1結(jié)構(gòu)性挑戰(zhàn)

盡管現(xiàn)在超過20層直接堆疊大容量存儲器已成為現(xiàn)實(shí)，但畢竟是同質(zhì)堆疊，以目前技術(shù)能力看，構(gòu)建射頻前端多種芯片直接異構(gòu)堆疊已經(jīng)出現(xiàn)（見圖1，為演示驗(yàn)證目的），但大規(guī)模生產(chǎn)技術(shù)尚未成熟，因此，從2.5D逐步演進(jìn)至完全3D較為實(shí)際可行。從技術(shù)現(xiàn)狀和發(fā)展看，這兩種結(jié)構(gòu)都存在普遍的技術(shù)挑戰(zhàn)——結(jié)構(gòu)穩(wěn)定性。

相對于同質(zhì)堆疊，影響異構(gòu)2.5D和3D結(jié)構(gòu)穩(wěn)定性的因素較復(fù)雜，以來源歸類，基本可概括為材料、器件和工藝，統(tǒng)一表現(xiàn)為對結(jié)構(gòu)的應(yīng)力作用。

在材料層面，砷化鎵、氮化鎵、磷化銦等材料與硅（主要是硅中介層，即Interposer）相互之間存在不同程度的熱膨脹系數(shù)（CTE）失配，這是目前限制這些器件直接堆疊的一大原因。而且，由此導(dǎo)致的熱應(yīng)力威脅了結(jié)構(gòu)穩(wěn)定，在超薄芯片集成和大功率器件工作時(shí)，后果更為惡劣，可能導(dǎo)致結(jié)構(gòu)解體。因此，在難以直接堆疊的前提下，基于硅中介層的多種芯片封裝集成將會長期存在和發(fā)展［3］。盡管如此，由不同材料CTE失配導(dǎo)致的結(jié)構(gòu)不穩(wěn)定性因素依然存在，只不過是首先作用于中介層，然后通過中介層作用于整個(gè)結(jié)構(gòu)。值得注意的是，CTE失配產(chǎn)生的作用是雙向的，一方面影響到結(jié)構(gòu)，另一方面也反作用于器件，如在較為典型的射頻圓片級封裝中，失配造成硅中介層中所埋置的磷化銦芯片的過應(yīng)力損毀。

美國諾格公司基于完全3D圓片級封裝集成技術(shù)的射頻T/R模塊見圖1，分別由銻基化合物HEMT低噪聲放大器+磷化銦HBT功率放大器與數(shù)字控制電路+砷化鎵HEMT移相器和開關(guān)等3個(gè)功能層堆疊。從圖示可以看出，層與層之間加入了應(yīng)力匹配環(huán)（黃色部分，兼鍵合接合材料）［1］。

圖1　基于完全3D圓片級封裝技術(shù)的射頻T/R模塊（美國諾格公司）

在器件層面，功率器件是結(jié)構(gòu)性影響的主要因素，其工作時(shí)的高熱引發(fā)熱應(yīng)力沖擊造成結(jié)構(gòu)缺陷、失效和損毀。在熱管理技術(shù)尚未實(shí)現(xiàn)重大突破的技術(shù)條件下，這一問題對于先進(jìn)射頻封裝的影響力是最大的。從實(shí)際應(yīng)用看，射頻功率器件的功率附加效率（PAE）其實(shí)并不高，即使是氮化鎵功率管，在實(shí)際工作時(shí)PAE一般是40%以下，這也就意味著有超過50%的直流功耗將變成熱功耗。因此，若沒有非常高效的熱管理機(jī)制，先進(jìn)射頻封裝微納結(jié)構(gòu)中的功率器件對結(jié)構(gòu)的影響將是致命的。

圖2　基于硅中介層的2.5D射頻封裝

圖2為基于硅中介層的2.5D射頻封裝［4］。從產(chǎn)業(yè)角度看，基于射頻功能器件材料屬性、頻率特性和熱特性等原因，2.5D構(gòu)架是現(xiàn)階段技術(shù)可支撐并實(shí)現(xiàn)的，且具備商業(yè)應(yīng)用可接受的成本預(yù)算。

在工藝層面，以WLP技術(shù)為代表看，工藝對結(jié)構(gòu)產(chǎn)生的影響主要作用于兩個(gè)層面，一是硅中介層，二是整體結(jié)構(gòu)。中介層是組成整體結(jié)構(gòu)的功能單元層，因此，中介層結(jié)構(gòu)的穩(wěn)定程度會影響到整個(gè)封裝結(jié)構(gòu)。中介層工藝中的多種工藝，如集成無源器件（IPD）的內(nèi)埋、多種功能器件埋置和嵌入、傳輸線的電鍍加厚、介質(zhì)和鈍化層生長以及光波導(dǎo)介質(zhì)生長等，本質(zhì)上都是異構(gòu)的，在中介層中引發(fā)了多種結(jié)構(gòu)性物理參數(shù)的失配。如果沒有有效的匹配和緩沖機(jī)制，這些失配除直接導(dǎo)致中介層工藝半途終結(jié)外，也同時(shí)會在中介層中產(chǎn)生并留存結(jié)構(gòu)性隱患，在過應(yīng)力時(shí)破壞中介層和整體結(jié)構(gòu)。中介層對于整體結(jié)構(gòu)的作用主要通過層-層鍵合界面和TSV互聯(lián)施加，在3D結(jié)構(gòu)成型過程中首先表現(xiàn)，并在工作時(shí)加劇。由于不同功能中介層的工藝不同，如高溫工藝的有無，因此，也存在層-層之間多種結(jié)構(gòu)性物理參數(shù)的失配問題。另外，與存儲器堆疊不同的是，TSV在3D結(jié)構(gòu)中還需傳輸和傳導(dǎo)大信號和熱，工藝要求與常規(guī)區(qū)別較大，如填孔材料、孔徑、密度等，這些也將直接影響到整體結(jié)構(gòu)的穩(wěn)定，如在強(qiáng)熱障存在時(shí)，破壞性作用突出，甚至?xí)l(fā)中介層開裂和整體封裝結(jié)構(gòu)裂解。在超薄圓片工藝發(fā)展要求下，中介層和功能芯片超薄化都將激化和惡化上述失配，在多強(qiáng)場環(huán)境下，對整體結(jié)構(gòu)的影響更甚。

3.2熱管理挑戰(zhàn)

從完整的射頻前端發(fā)展要求看，接收通道和發(fā)射通道的一體化封裝集成是必然，相對于傳統(tǒng)板級集成，發(fā)射通道上功率器件的集成是其完整性表征，是對封裝嚴(yán)酷的技術(shù)挑戰(zhàn)。

對于小功率射頻前端的封裝，比如移動終端射頻前端，其發(fā)射通道的功率通常在2～3 W左右，在封裝熱管理能力方面，QFN這類塑料封裝能力足夠，LGA則更強(qiáng)。但是，中大功率器件的封裝集成，特別是大功率器件，高熱引發(fā)的熱管理問題對小型化和微型化的封裝更為嚴(yán)酷，已經(jīng)成為世界性的技術(shù)難題。一方面，功率芯片中的熱若不能快速導(dǎo)出，溝道及附近將形成熱點(diǎn)（Hot Spot）導(dǎo)致芯片燒毀；另一方面，封裝結(jié)構(gòu)中熱的累積，將迅速激發(fā)熱應(yīng)力生成，進(jìn)而毀壞整體封裝結(jié)構(gòu)。

目前，比較一致的熱管理鏈路是芯片級—封裝級—（子）陣列級，分別對應(yīng)導(dǎo)熱—散熱—熱轉(zhuǎn)化等熱管理任務(wù)節(jié)點(diǎn)，已知的代表性目標(biāo)是在射頻封裝這一級達(dá)到1 kW/cm2的散熱能力［5］。盡管芯片級熱管理技術(shù)已經(jīng)在局部領(lǐng)域取得突破，比如金剛石襯底與氮化鎵功率器件的結(jié)合已經(jīng)提升輸出功率超過3倍［6］，但這僅僅預(yù)示著芯片級導(dǎo)熱能力有所提升，實(shí)際上進(jìn)一步強(qiáng)化了對封裝散熱能力的要求。從目前的發(fā)展看，基于微電子機(jī)械系統(tǒng)（MEMS）技術(shù)的微流體（Microfluidic）獲得較為普遍的認(rèn)同（見圖3），測試證明已經(jīng)具備高達(dá)1 kW/cm2熱流密度［7］的散熱能力。但是，以目前的技術(shù)能力看，相對于高功率芯片熱點(diǎn)30kW/cm2熱流密度［8］的更高散熱要求，尤其是在高可靠微納尺度MEMS微流體技術(shù)尚處于研究階段下，中大功率射頻功率器件的集成所帶來的封裝熱管理挑戰(zhàn)將在較長時(shí)期內(nèi)存在，并在一定程度上能產(chǎn)生類似“一票否決”的副作用。

圖3　基于硅工藝的典型微流體

圖3為基于硅工藝的典型微流體示意圖：聚合物蓋板（Avatrell 2000 P）+硅流體溝道+底板（二氧化硅+金屬層）［9］。在此結(jié)構(gòu)中，熱源層已經(jīng)包含其中，并作一體化集成，體現(xiàn)出散熱結(jié)構(gòu)與熱源的直接作用機(jī)制。

圖4洛克希德馬丁公司研制成功的微流體實(shí)物圖

圖4為美國洛克希德馬丁公司于2016年3月公開報(bào)道其研制成功的微流體［10］。尺寸為長5 mm，寬2.5 mm，厚250 μm，已經(jīng)可以滿足大功率器件在器件級和封裝級集成的尺度要求和散熱能力要求。

3.3信號完整性挑戰(zhàn)

在先進(jìn)射頻封裝的3D結(jié)構(gòu)中，電信號類別多且復(fù)雜，信號的平面互聯(lián)主要由中介層上的RDL層（Re-Distribution Layer，再分布層）實(shí)現(xiàn)，信號的垂直互聯(lián)主要由TSV擔(dān)當(dāng)，多種電信號在3D微納結(jié)構(gòu)中形成較為復(fù)雜的電磁環(huán)境，由于三維結(jié)構(gòu)中多個(gè)層面物理尺寸的縮微、大功率射頻信號的存在和數(shù)字信號處理芯片信號的低電平化，信號串?dāng)_（Crosstalk）引發(fā)的信號完整性問題較常規(guī)板級集成更為突出。

一方面，典型數(shù)字信號處理系統(tǒng)芯片（SoC）的工作電壓已經(jīng)降至0.5 V量級，而氮化鎵功率芯片的工作電壓通常在28 V、48 V甚至65 V，在射頻封裝3D微納結(jié)構(gòu)中，若沒有良好的隔離機(jī)制，高達(dá)65 V的偏置電壓和工作電路足以形成對0.5 V工作的數(shù)字芯片和信號電平的強(qiáng)電場干擾，產(chǎn)生誤工作和噪聲干擾（見圖5）以及信號亂碼。

圖5　美國諾格公司3層結(jié)構(gòu)圓片級封裝T/R模塊噪聲［11］

另一方面，如果沒有良好的隔離和屏蔽機(jī)制，大功率射頻放大器工作時(shí)所產(chǎn)生的微波輻射，尤其是在微納尺度結(jié)構(gòu)中，也是導(dǎo)致信號串?dāng)_的主要來源，對于低電平的數(shù)字信號或者存儲器，所產(chǎn)生的強(qiáng)微波輻射作用將導(dǎo)致信號的誤操作，在數(shù)字電路芯片進(jìn)一步低電壓、低信號電平工作、大功率器件必須高電壓工作的沖突下，這一挑戰(zhàn)將變得更加嚴(yán)峻并將長期存在。

3.4工藝挑戰(zhàn)

以圓片級封裝為典型，先進(jìn)3D射頻封裝工藝平臺主要由中介層、TSV和鍵合三大工藝模塊組成。相對于常規(guī)射頻封裝工藝，比如LTCC，先進(jìn)3D射頻封裝工藝平臺代表了射頻封裝工藝平臺的大幅度躍升，最為突出的特征是封裝的前道工藝化，也即上述的中道工藝。對于以LTCC為代表的傳統(tǒng)平臺，這種躍升是顛覆性的，形成了對傳統(tǒng)平臺的最大挑戰(zhàn)：絲網(wǎng)印刷—步進(jìn)光刻；50 μm特征尺寸—0.5 μm特征尺寸；共燒—鍵合；貼片/燒結(jié)—埋植/鍵合；平行縫焊—硅帽鍵合。從射頻要求出發(fā)，上述三大工藝模塊也存在挑戰(zhàn)。

中介層工藝：中介層材質(zhì)目前主要有硅和玻璃，玻璃在局部射頻性能方面較硅稍好，但在工藝可移植性、技術(shù)成熟度和制造成熟度方面則是硅勝出。目前，以集成的內(nèi)容劃分，中介層技術(shù)已經(jīng)初步形成四代（見表1），以特征尺寸分，基本上可以分為3個(gè)特征工藝：標(biāo)準(zhǔn)、改善、先進(jìn)（見表2）。中介層大部分工藝與現(xiàn)有的硅前道工藝一致，但由于多種器件集成要求，如砷化鎵、氮化鎵、磷化銦、IPD等，因此異構(gòu)工藝的挑戰(zhàn)突出。一方面，多種芯片在中介層中埋置/置放精度提高是一大困難，且同時(shí)影響到與RDL的互聯(lián)對準(zhǔn)精度，對于微波傳輸線性能影響突出；另一方面，上述化合物半導(dǎo)體芯片的互聯(lián)通常是金體系的，以電鍍加厚，如傳輸線等，這與硅中介層互聯(lián)銅體系、硅鍺芯片鋁系等存在工藝兼容和匹配問題，甚至還存在金屬系不同引發(fā)的可靠性問題。

表1　中介層代系劃分［12］

表2　基于TSV中介層技術(shù)特征（單位/μm）［13］

TSV工藝：TSV工藝是3D射頻封裝的特征工藝，盡管在諸如大容量存儲器堆疊工藝中應(yīng)用廣泛且成熟，但是，一般的TSV在大功率信號和熱等強(qiáng)物理場作用下，電過應(yīng)力和機(jī)械過應(yīng)力問題突出，加之惡劣和極端環(huán)境工作要求，氣密性等可靠性挑戰(zhàn)突出，因此，對射頻封裝的TSV工藝，應(yīng)用適應(yīng)性增強(qiáng)且優(yōu)化技術(shù)難度較高。

鍵合工藝：鍵合工藝目前已經(jīng)有多種形式，圓片-圓片鍵合是目前可見到的大規(guī)模鍵合形式。對于基于圓片級封裝平臺的3D射頻封裝，圓片鍵合是在圓片級形成真正3D結(jié)構(gòu)的成型工藝。限于工藝能力，鍵合工藝目前對準(zhǔn)精度在微米量級，相對于步進(jìn)光刻工藝所達(dá)到的納米精度，無論是芯片與圓片還是圓片與圓片鍵合，鍵合工藝在2D方向上的對準(zhǔn)精度提升有些滯后，影響了3D結(jié)構(gòu)精度；此外，硅帽鍵合在強(qiáng)熱場和極端惡劣工作環(huán)境“內(nèi)外夾擊”下的氣密性還是一項(xiàng)綜合性的挑戰(zhàn)，對鍵合界面提出更高要求，況且，如果要求在硅帽上表面制備天線和穿過硅帽的TSV，工藝及可靠性挑戰(zhàn)則更為嚴(yán)酷。

4　結(jié)束語

傳統(tǒng)LTCC技術(shù)的管殼到以硅基中道工藝為平臺的先進(jìn)射頻封裝的躍升，是先進(jìn)射頻封裝多功能集成和更高密度信號集成的需要。在這一過程中，挑戰(zhàn)是多方面的。從應(yīng)用和先進(jìn)射頻技術(shù)發(fā)展要求來看，在較長一段時(shí)期，基于圓片級封裝的2.5D和完全3D封裝集成是先進(jìn)射頻技術(shù)發(fā)展的平臺支柱，而分析和應(yīng)對挑戰(zhàn)是平臺發(fā)展的必經(jīng)過程。

［1］Patty Chang-Chien.Northrop Grumman Aerospace Systems，Wafer-scaleAssembly&HeterogeneousIntegration Technologies for MMICs［C］.IMS 2012 3D Integrated Circuit Workshop，16.

［2］Paolo Gargini.Challenges and Options for the Semiconductor Industry in the 21st［C］.Semicon，Japan，2013.54.

［3］Paolo Gargini.Challenges and Options for the Semiconductor Industry in the 21st［C］.Semicon，Japan，2013.62.

［4］Ho-Ming Tong.3D ICs:The Next Revolution［R］.GM& Chief R&D Office Group R&D December，ASE GROUP，2009.22.

［5］Defense Advanced Research Projects Agency［R］.Department of Defense Fiscal Year（FY）2017 President's Budget，Defense-WideJustificationBookVolume1of1，Submission February 2016.188-189.

［6］Submission February 2016，Defense Advanced Research Projects Agency［R］.Department of Defense Fiscal Year （FY）2017 President's Budget，Defense-Wide Justification Book Volume 1 of 1.189.

［7］m.lockheedmartin.com/us/innovations/030716-webt-ice-cooldarpa.html［EB/OL］.

［8］Defense Advanced Research Projects Agency［R］.Department of Defense Fiscal Year（FY）2017 President's Budget，Defense-WideJustificationBookVolume1of1，Submission February 2016.189.

［9］Yoon Jo Kim，Yogendra K Joshi，Andrei G Fedorov，Young-Joon Lee，Sung-Kyu Lim.Thermal Characterization of Interlayer Microfluidic Cooling of Three-Dimensional Integrated Circuits With Nonuniform Heat Flux［J］.Journal of Heat Transfer，2010，132（4）:2.

［10］M lockheedmartin.com/us/innovations/030716-webt-icecool-darpa.html［EB/OL］.

［11］PattyChang-Chien.NorthropGrummanAerospaceSystems，Wafer-scaleAssembly&HeterogeneousIntegration TechnologiesforMMICs［C］.IMS 2012 3D Integrated Circuit Workshop.17.

［12］M Juergen Wolf Fraunhofer IZM.European 3D TSV Summit［C］.Grenoble，January 22-23，2013 3D Integration Technologies Enabling System in Package Solutions.13.

［13］M Juergen Wolf Fraunhofer IZM.European 3D TSV Summit［C］.Grenoble，January 22-23，2013 3D Integration Technologies Enabling System in Package Solutions.12.

The Challenges Confronting the Development of Advanced RF Packaging Technology

XIA Yunan，CHEN Yuning，XU Liqing，DAI Zhou，LI Huaxin，CHENG Kai
（Nanjing Electronic Devices Institute，Nanjing 210016，China）

With rapid development and wide application of RF technology，requirements of higher functional integration，higher RF power and frequency，lower cost are now pushing the RF packaging technology to involve 3D packaging，high power RF devices integration，multi-signal hybrid integration and middle-end process platform.Thus emerging out are challenges such as package structure，thermal management，signal integrity and process.

RF；interposer；3D package；GaN

TN305.94

A

1681-1070（2016）05-0001-06

2016-3-22

夏雨楠（1966—），女，重慶人，工程師，主要研究方向?yàn)樯漕l器件封裝，現(xiàn)在南京電子器件研究所從事射頻器件封裝工藝研發(fā)工作。