黃博志

（福州瑞芯微電子有限公司，福州 350003）

1 引言

隨著大規(guī)模集成電路的發(fā)展，Sigma-Delta模數(shù)轉(zhuǎn)換器被廣泛應(yīng)用于通信領(lǐng)域和測量領(lǐng)域。其采用了過采樣、噪聲調(diào)制和數(shù)字信號處理等技術(shù)，可以在實(shí)現(xiàn)高轉(zhuǎn)換精度的同時(shí)控制經(jīng)濟(jì)成本。比如在電池管理系統(tǒng)中，先進(jìn)的充放電算法依賴于精確的電池電壓值，而電壓值的采樣讀取功能可以通過高精度的Sigma-Delta模數(shù)轉(zhuǎn)換器來實(shí)現(xiàn)。

本文第二節(jié)對Sigma-Delta調(diào)制原理進(jìn)行了理論描述；第三節(jié)設(shè)計(jì)了兩種降采樣濾波器并進(jìn)行了對比分析；最后描述了MATLAB中的仿真過程并總結(jié)了仿真結(jié)果。

2 Sigma-Delta調(diào)制

傳統(tǒng)的模數(shù)轉(zhuǎn)換是對輸入信號進(jìn)行奈奎斯特采樣（fn=2fb），其中fb是輸入信號的最大頻率。這樣要求在模數(shù)轉(zhuǎn)換器前置一個(gè)模擬低通濾波器對信號進(jìn)行前濾波來防止頻譜混疊。數(shù)字信號的輸出是一個(gè)N比特的量化器，該量化器具有最小電壓步進(jìn)：

其量化噪聲的能量為：

量化噪聲的頻譜如下：

對信號進(jìn)行過采樣后，其量化噪聲頻譜會延拓到更寬的頻帶，在OSR=fs/fn的過采樣率下，量化噪聲的頻譜變成：

圖1所示是一個(gè)基本的單階Sigma-Delta調(diào)制器，它的輸出z變換公式是[1]：

其中E(z)是量化噪聲。

在相同的過采樣率下要得到更高的信噪比，經(jīng)常采用級聯(lián)的高階Sigma-Delta調(diào)制器，一個(gè)L級Sigma-Delta調(diào)制器的噪聲整形公式如下：

其噪聲頻譜是：

從公式（3）、（4）、（7）可知，量化噪聲經(jīng)過整形后通過低通濾波器，其能量可以被大幅減小。

奈奎斯特采樣、過采樣和Sigma-Delta調(diào)制器的信噪比公式分別如下：

一個(gè)12位的模數(shù)轉(zhuǎn)換器所需的信噪比是74 dB，如果用1-bit的數(shù)模量化器，至少需要4 187 936倍的過采樣率，這么高的過采樣率很難實(shí)現(xiàn)，而Sigma-Delta調(diào)制器可以用來降低所需的過采樣率。

從公式（7）和（10）可以計(jì)算出Sigma-Delta調(diào)制器帶內(nèi)的信噪比[2]：

由此可以得到滿足12位模數(shù)轉(zhuǎn)換器所需要的理論過采樣率（見表1），這里選擇64倍過采樣率的兩級Sigma-Delta調(diào)制器來實(shí)現(xiàn)12位模數(shù)轉(zhuǎn)換器。

圖1 Sigma-Delta調(diào)制器

表1 12位Sigma-Delta模數(shù)轉(zhuǎn)換器的理論過采樣率

3 數(shù)字降采樣濾波器

模擬輸入經(jīng)過過采樣、Sigma-Delta調(diào)制和1-bit量化器之后，輸出的信號是一個(gè)高頻1-bit數(shù)據(jù)流，數(shù)字降采樣濾波器首先把調(diào)制到帶外的量化噪聲濾除，然后將1-bit的數(shù)據(jù)流轉(zhuǎn)化成奈奎斯特速率下的N-bit數(shù)據(jù)流。我們采用兩種方案來設(shè)計(jì)數(shù)字降采樣濾波器：單段式降采樣濾波器和多段式降采樣濾波器。

單段式降采樣濾波器采用FIR濾波器，濾波器的設(shè)計(jì)參數(shù)可以簡單地由Sigma-Delta調(diào)制器的階數(shù)和信噪比需求計(jì)算得到。隨著過采樣率的增加，單段式FIR濾波器的級數(shù)也必須隨之增加才能滿足濾波器的性能需求，因此單段式FIR濾波器過采樣率會有限制。

當(dāng)離散的信號被降采樣后，在帶外的噪聲又會重新混疊到帶內(nèi)，混疊頻段如下：

其中D為降采樣率。

單段式降采樣濾波器的降采樣率等于過采樣率，因此混疊頻帶會延拓到整個(gè)過采樣帶（如圖2所示）。

圖2 混疊頻帶的延拓

經(jīng)過低通濾波后，混疊噪聲能量如下：

波紋失真能量為：

表2是一個(gè)12位Sigma-Delta模數(shù)轉(zhuǎn)換器的單段式FIR濾波器參數(shù)。在MATLAB中分別用Kaiser窗和Parks-McClellan算法（Equiripple）來設(shè)計(jì)FIR濾波器，圖3可以看到噪聲的濾波抑制，濾波結(jié)果如表3所示。

表2 單段式FIR濾波器規(guī)格

表3 MATLAB FIR濾波器設(shè)計(jì)

對于高倍率的降采樣率，我們采用多段式的降采樣濾波器來實(shí)現(xiàn)更高的頻率并節(jié)省硬件開銷。一種“CIC+Halfband”的降采樣濾波架構(gòu)被證明是一種高效的Sigma-Delta濾波方案[3]。表4列出了單段式降采樣濾波器和“CIC+Halfband”多段式降采樣濾波器的階數(shù)對比，圖4是一種用于Sigma-Delta模數(shù)轉(zhuǎn)換器的多段式降采樣濾波器結(jié)構(gòu)。

圖3 噪聲濾波響應(yīng)

濾波器第一級是CIC（cascaded integratorcomb）濾波器，這是一種常用于大采樣倍率和抗混疊的高效濾波器[4]。圖4所示是CIC降采樣濾波器的基礎(chǔ)結(jié)構(gòu)，它的轉(zhuǎn)換公式是：

其中R是抽樣系數(shù)，M是差分延時(shí)，N是級聯(lián)階數(shù)。

當(dāng)0≤f≤fs/OSR并且OSR過采樣率較大時(shí)，公式（15）的幅值響應(yīng)可以近似為：

其中T=1/ fs是采樣時(shí)間。

圖6所示是一個(gè)CIC濾波器的頻率響應(yīng)，經(jīng)過降采樣，其混疊主要分布在下列區(qū)域：

圖4 多段式降采樣濾波器

圖5 CIC降采樣濾波器（3階）

混疊到帶內(nèi)的總噪聲能量計(jì)算如下：

以fs=16 kHz，fb=100 Hz為例來計(jì)算Pnoise的結(jié)果，見表5。

表4 12位Sigma-Delta模數(shù)轉(zhuǎn)換器的不同濾波器階數(shù)對比

表5 CIC降采樣濾波器的抗混疊信噪比

CIC濾波器在帶內(nèi)也會有衰減，因此需要增加一個(gè)補(bǔ)償器來補(bǔ)償帶內(nèi)衰減。同時(shí)該補(bǔ)償器還可以實(shí)現(xiàn)2∶1的降采樣。

圖6 CIC濾波器頻譜響應(yīng)

Halfband是一種特別的FIR濾波器[5]，它比傳統(tǒng)的FIR濾波器結(jié)構(gòu)更簡單。Halfband濾波器的頻率響應(yīng)以采樣頻率為中心對稱，這種特性使得其一半的濾波系數(shù)值為零。單個(gè)Halfband濾波器只能實(shí)現(xiàn)2∶1的降采樣，因此需要進(jìn)行級聯(lián)才能實(shí)現(xiàn)高倍的降采樣率。

要實(shí)現(xiàn)上文提到的一個(gè)64∶1的降采樣濾波器，需要用到三段式濾波器。第一段是一個(gè)16∶1的3階CIC濾波器，第二段是2∶1的CIC補(bǔ)償器，最后是一個(gè)2∶1的Halfband濾波器。

圖7 Simulink中的Sigma-Delta模數(shù)轉(zhuǎn)換器仿真結(jié)構(gòu)圖

4 仿真實(shí)驗(yàn)

這里使用MATLAB的simulink工具可以對整個(gè)設(shè)計(jì)進(jìn)行仿真實(shí)驗(yàn)。圖7所示是Sigma-Delta模數(shù)轉(zhuǎn)換器的結(jié)構(gòu)圖，其中的降采樣濾波器部分采用了前面所述的兩種結(jié)構(gòu)。圖8是采用兩種濾波器結(jié)構(gòu)的Sigma-Delta模數(shù)轉(zhuǎn)換器輸出結(jié)果，（a）為單段式濾波器方案，（b）為多段式濾波器方案。

圖8 Sigma-Delta模數(shù)轉(zhuǎn)換器仿真結(jié)果

從仿真結(jié)果可知，單段式濾波器和多段式濾波器都適用于Sigma-Delta模數(shù)轉(zhuǎn)換器設(shè)計(jì)，但是單段式濾波器只能用于較低過采樣率的設(shè)計(jì)，隨著過采樣率的增大，多段式濾波器可以在相同性能要求下使用較少的濾波器階數(shù)。

5 結(jié)論

本文首先介紹了過采樣理論、Sigma-Delta調(diào)制和降采樣濾波器，然后給出了不同降采樣濾波器的信噪比計(jì)算公式，并根據(jù)12 bit Sigma-Delta模數(shù)轉(zhuǎn)換器的信噪比需求出發(fā)，給出了兩種濾波器的設(shè)計(jì)方案（包括結(jié)構(gòu)設(shè)計(jì)和參數(shù)規(guī)格），最后用MATLAB對濾波器進(jìn)行模擬仿真。該濾波器設(shè)計(jì)驗(yàn)證了前端算法并明確了后期硬件電路的架構(gòu)和規(guī)格，具有結(jié)構(gòu)簡單、性能評估準(zhǔn)確等特點(diǎn)，能夠加快Sigma-Delta模數(shù)轉(zhuǎn)換器硬件電路的設(shè)計(jì)和實(shí)現(xiàn)。

[1] H Inose, Y Yasuda and J Marakami.A telemetering system by code modulation∶ Delta-sigma modulation[C].IRE Transactions on Space, Electronics and Telemetry8.1962∶ 204-209.

[2] S Norsworthy, R Schreier, G Temes. Delta-SigmaData Converters∶ Theory, Design, and Simulation[M]. New York∶ IEEE Press. 1996∶ 7-15.

[3] Chen Lei, Zhao Yanfu. A Decimation Filter Design And Implementation For Oversampled Sigma Delta A/D Converters[C]. Proceeding of 2005 IEEE International workshop on.VLSI Design& Video Tech. 2005∶ 55-58.

[4] E Hogenauer. An Economical Class of Digital Filters for Decimation and Interpolation[C]. IEEE Trans. Acoustics,Speech and Signal Processing. April 1981∶155-162.

[5] Sangil Park.Multistage Decimation Filter Design Technique for High-Resolution Sigma-Delta A/D Converters[C].IEEE Trans. Instrumentation and Measurement,1992,41(6)∶813-868.