趙文魁，趙圣哲，馬萬(wàn)里

（深圳方正微電子有限公司，廣東 深圳 518116）

響應(yīng)曲面法在VDMOS設(shè)計(jì)中的應(yīng)用

趙文魁，趙圣哲，馬萬(wàn)里

（深圳方正微電子有限公司，廣東 深圳 518116）

響應(yīng)曲面法（Response Surface Methodology）是數(shù)學(xué)方法和統(tǒng)計(jì)方法相結(jié)合的產(chǎn)物，是用來(lái)對(duì)所感興趣的問(wèn)題進(jìn)行建模和分析的一種方法。其利用合理的實(shí)驗(yàn)設(shè)計(jì)方法并通過(guò)實(shí)驗(yàn)得到一定數(shù)據(jù)，采用復(fù)合中心來(lái)擬合因素與響應(yīng)值之間的預(yù)測(cè)模型，通過(guò)對(duì)模型的分析來(lái)尋求最優(yōu)設(shè)計(jì)參數(shù)和流程的最佳操作設(shè)置，從而解決多變量的實(shí)驗(yàn)問(wèn)題。該方法可應(yīng)用在VDMOS功率器件設(shè)計(jì)中，可以使VDMOS設(shè)計(jì)人員更加直觀地從多個(gè)復(fù)雜的設(shè)計(jì)參數(shù)匹配中尋找到最有價(jià)值的匹配，大大方便了VDMOS設(shè)計(jì)人員。同時(shí)，該方法也可以大大降低器件設(shè)計(jì)及生產(chǎn)過(guò)程中的時(shí)間和成本。

響應(yīng)曲面法；垂直雙擴(kuò)散金屬氧化物晶體管；設(shè)計(jì)

1 引言

響應(yīng)曲面法是數(shù)學(xué)方法和統(tǒng)計(jì)方法相結(jié)合的產(chǎn)物，是用來(lái)對(duì)所感興趣的問(wèn)題進(jìn)行建模和分析的一種方法，其目的是尋找優(yōu)化區(qū)域，建立優(yōu)化區(qū)域的模型，從而找到相應(yīng)的優(yōu)化值[1]。

近十年來(lái)，響應(yīng)曲面法的應(yīng)用領(lǐng)域一直在擴(kuò)大，其他領(lǐng)域中統(tǒng)計(jì)學(xué)的進(jìn)步也推動(dòng)了它的發(fā)展。VDMOS功率器件由于具有快的開(kāi)關(guān)速度，高的輸入阻抗和良好的電流自我調(diào)節(jié)能力，在各種功率應(yīng)用中越來(lái)越受到重視。然而，VDMOS功率器件設(shè)計(jì)仍然是目前的一個(gè)難點(diǎn)，為了得到最佳性能的功率器件，需要設(shè)計(jì)者合理地選擇和調(diào)整各個(gè)工藝流程以及工藝參數(shù)，尋找最佳的工藝條件。過(guò)去只能采用實(shí)際生產(chǎn)的方式反復(fù)進(jìn)行多次實(shí)驗(yàn)，以對(duì)最佳條件進(jìn)行摸索，此種方法事倍功半，而且常常得不到想要的結(jié)果。

隨著相關(guān)軟件技術(shù)的發(fā)展，現(xiàn)代VDMOS功率器件設(shè)計(jì)者可以通過(guò)設(shè)計(jì)軟件對(duì)器件工藝條件或參數(shù)進(jìn)行數(shù)值模擬以及仿真，起到事半功倍的效果。

然而，很多工藝和器件模擬的CAD工具都是基于物理模型和數(shù)值求解，可以分析給定條件下的器件性能，當(dāng)要對(duì)諸多因素的影響進(jìn)行分析，并在一定范圍內(nèi)進(jìn)行性能優(yōu)化時(shí)，單純用工藝和器件模擬器就很難實(shí)現(xiàn)。應(yīng)用響應(yīng)曲面法，可以解決這種多因素分析和性能優(yōu)化的問(wèn)題[2~4]。

本文主要介紹響應(yīng)曲面法在VDMOS功率器件設(shè)計(jì)領(lǐng)域中的應(yīng)用，方便VDMOS設(shè)計(jì)人員更直接地找到最佳的設(shè)計(jì)及工藝參數(shù)。

2 VDMOS功率器件設(shè)計(jì)簡(jiǎn)介

目前的設(shè)計(jì)過(guò)程主要包括以下步驟：

（1）設(shè)計(jì)結(jié)構(gòu)，選擇合適的元胞圖形；

（2）根據(jù)理論計(jì)算，得到較優(yōu)化的外延層厚度、濃度、體區(qū)結(jié)深等關(guān)鍵工藝參數(shù)；

（3）編寫(xiě)相關(guān)程序，繪制器件網(wǎng)格圖，根據(jù)設(shè)定基本參數(shù)進(jìn)行模擬及仿真，確定最佳工藝參數(shù)。

2.1設(shè)計(jì)結(jié)構(gòu)

單個(gè)元胞的形狀、排列的方式以及尺寸是結(jié)構(gòu)設(shè)計(jì)的最主要內(nèi)容。目前的VDMOS元胞有各種各樣的形狀，比如圓形、正方形、長(zhǎng)方形、條形、六角形等。每種圖形具有的特點(diǎn)也不一致。單個(gè)元胞結(jié)構(gòu)的設(shè)計(jì)需綜合考慮以下三個(gè)方面：

（1）元胞間距與元胞尺寸的優(yōu)化；

（2）元胞總體面積和導(dǎo)電溝道區(qū)的面積之比；

（3）無(wú)效面積設(shè)計(jì)優(yōu)化。

由于VDMOS功率器件陣列為最小元胞的重復(fù)排列，因此只需對(duì)一個(gè)元胞進(jìn)行設(shè)計(jì)即可。我們需要獲得的指標(biāo)主要體現(xiàn)為電參數(shù)，在結(jié)構(gòu)設(shè)計(jì)中主要體現(xiàn)在元胞邊緣和N型穿通的距離C、柵長(zhǎng)s、柵極間距a[5]。

器件的導(dǎo)通電阻與器件的幾何參數(shù)s、a以及元胞的排列方式都密切相關(guān)，導(dǎo)通電阻可以用式（1）表達(dá)：

式中Ron·c為溝道電阻，Dc為溝道密度，St為總面積。

有文獻(xiàn)研究結(jié)果表明，溝道密度Dc可以用式（2）表達(dá)[6]：

其中g(shù)為與元胞形狀及元胞排布相關(guān)的系數(shù)。設(shè)計(jì)人員可通過(guò)光刻的最小線寬、套刻精度以及器件的導(dǎo)通電阻等工藝參數(shù)綜合考慮，來(lái)對(duì)柵長(zhǎng)s及柵極間距a的值進(jìn)行選擇。

2.2器件關(guān)鍵參數(shù)設(shè)計(jì)

通過(guò)理論計(jì)算以及模擬，確定器件部分最佳工藝參數(shù)。對(duì)于擊穿電壓在100~1000 V內(nèi)的功率器件，利用式（3）、（4）、（5）來(lái)確定基本參數(shù)比較理想。

對(duì)于理想的外延層，給定VB，高阻外延層的最佳摻雜濃度為Nepi，外延層厚度為Wepi以及外延層的電阻率的計(jì)算公式如下：

以擊穿電壓為600 V的VDMOS產(chǎn)品為例，可以通過(guò)式（4）、（5）、（6）計(jì)算得到需要的EPI摻雜濃度、電阻率以及厚度。

2.3 TCAD模擬及仿真

根據(jù)理論計(jì)算得到了器件的關(guān)鍵工藝參數(shù)，可通過(guò)TCAD軟件對(duì)器件的靜態(tài)特性、轉(zhuǎn)移特性、I-V曲線進(jìn)行仿真，根據(jù)仿真結(jié)果對(duì)理論計(jì)算進(jìn)行修正。

3 響應(yīng)曲面法的應(yīng)用

根據(jù)理論計(jì)算以及仿真，VDMOS設(shè)計(jì)人員可以確定目標(biāo)產(chǎn)品的關(guān)鍵工藝參數(shù)，但在實(shí)際生產(chǎn)過(guò)程中，不同的生產(chǎn)線（包括工藝人員、設(shè)備狀態(tài)等）狀態(tài)不能保證完全一致，因此實(shí)際生產(chǎn)中通常會(huì)得到不一致的結(jié)果。對(duì)于VDMOS器件來(lái)說(shuō)，影響特性的工藝參數(shù)較多，不同的工藝參數(shù)之間甚至還會(huì)互相影響，因此需通過(guò)響應(yīng)曲面法來(lái)進(jìn)行“多變量”的分析。

響應(yīng)曲面法通過(guò)利用合理的實(shí)驗(yàn)設(shè)計(jì)方法并通過(guò)實(shí)驗(yàn)得到一定數(shù)據(jù)，采用復(fù)合中心來(lái)擬合因素與響應(yīng)值之間的預(yù)測(cè)模型，通過(guò)對(duì)模型的分析來(lái)尋求最優(yōu)設(shè)計(jì)參數(shù)和流程的最佳操作設(shè)置，從而解決多變量的實(shí)驗(yàn)問(wèn)題。

以600 V功率VDMOS器件為例。通過(guò)理論計(jì)算和仿真可以得到以下與器件擊穿電壓和導(dǎo)通電阻有關(guān)的關(guān)鍵參數(shù)。

表1 器件關(guān)鍵參數(shù)

在實(shí)際生產(chǎn)中，需對(duì)此設(shè)計(jì)結(jié)果進(jìn)行拉偏，以便得到適合生產(chǎn)線的工藝參數(shù)，見(jiàn)表2。

表2 拉偏結(jié)果

根據(jù)此拉偏表格，需進(jìn)行多次實(shí)驗(yàn)才能找到“多變量”的最佳匹配結(jié)果，耗時(shí)耗力。

此時(shí)我們可以采用響應(yīng)曲面法，來(lái)建立如圖1所示的模型和實(shí)驗(yàn)方案。

圖1 多變量模型建立

根據(jù)此模型，可以得到如圖2所示的實(shí)驗(yàn)方案。

圖2 多變量模型得到的實(shí)驗(yàn)方案

此方案將各個(gè)參數(shù)之間做了完整的匹配，通過(guò)DOE（實(shí)驗(yàn)設(shè)計(jì)），將實(shí)驗(yàn)完成后，軟件可將實(shí)驗(yàn)結(jié)果進(jìn)行分析，得到如圖3所示的預(yù)測(cè)模型。

圖3 根據(jù)實(shí)驗(yàn)結(jié)果得到的預(yù)測(cè)模型

根據(jù)此預(yù)測(cè)模型，設(shè)計(jì)人員可以方便地從多個(gè)因子里找到最佳的設(shè)計(jì)方案。響應(yīng)曲面法的使用，可以大大地方便VDMOS設(shè)計(jì)人員從復(fù)雜的“多變量”參數(shù)中尋找最有價(jià)值的匹配。

4 結(jié)論

本文簡(jiǎn)要介紹了功率VDMOS器件設(shè)計(jì)的主要流程，并詳細(xì)論述了應(yīng)用響應(yīng)曲面法進(jìn)行半導(dǎo)體設(shè)計(jì)參數(shù)優(yōu)化的新途徑，這是一個(gè)器件設(shè)計(jì)中極其方便并具有很大潛力的新方法，它可以使VDMOS設(shè)計(jì)人員更加直觀地從復(fù)雜的設(shè)計(jì)參數(shù)（多變量）中尋找最有價(jià)值的匹配，方便了VDMOS設(shè)計(jì)人員，同時(shí)也可大大降低器件設(shè)計(jì)及生產(chǎn)過(guò)程中的時(shí)間和成本。

[1] 胡雅琴. 響應(yīng)曲面二階設(shè)計(jì)方法比較研究[D].天津：天津大學(xué)，2005. 1-3.

[2] Cecchetti M, Lissoni M, Lombardi C et al. Process analysis using RSM and simulation[R]. Leuven: ESSDERC 92, 1992:511-514.

[3] Cartuyvels R, Booth R, Kubicek S,et al. A Powerful TCAD system including advanced RSM techniques for various engineering optimization problems[R]. Vienna: SISDEP 93, 1993:29-32.

[4] Gaston G J, Walton A J. The integration of simulation and response surface methodology for the optimization of IC processes[J]. IEEE Trans Semicon Manufac, 1994, 7(1): 22-33.

[5] 王泗禹. 600 V高壓VDMOS器件導(dǎo)通電阻仿真優(yōu)化設(shè)計(jì)[D]. 成都：電子科技大學(xué), 2010. 34-36.

[6] Chenming Hu, Min-Hwa Chi, Vikram, M, P. Optimum Design of Power MOSFET'S [J]. IEEE Transactions on Electron Devices, 1984, 31(12): 1693-1770.

[7] 姜偉. 基于TCAD的VDMOS功率器件仿真研究[D].黑龍江：黑龍江大學(xué), 2011. 28-29.

The Applications of Response Surface Methodology in VDMOS Design

ZHAO Wenkui, ZHAO Shengzhe, MA Wanli
（Founder Microelectronics International Co.,Ltd.,Shenzhen, 518116,China）

Response surface methodology is based on the mathematical methods and statistical methods, and which using reasonable experimental design methods and getting some data from experiments, using a composite center to fit the forecasting model between the factors and response, based on the analysis of the model to find the best optimal design parameters and operating process settings, to solve the experiments which have the multivariate problem. This method can be applied in the design of VDMOS power device, the designer can intuitive find the most valuable match from a number of complex design parameters, it is very convenient for VDMOS designer. And at the same time, this method can greatly reduce the cost and process time of the device.

RSD; VDMOS; design

TN402

A

1681-1070（2014）10-0030-03

2014-08-07