楊德才

（電子科技大學(xué)航空航天學(xué)院，成都 611731）

集成電路失效機(jī)理分析及其PHM技術(shù)實(shí)現(xiàn)*

楊德才

（電子科技大學(xué)航空航天學(xué)院，成都 611731）

集成電路的可靠性問題隨著制造工藝尺寸的縮小與集成度的增加而變得越來(lái)越重要，開展針對(duì)集成電路的失效物理為基礎(chǔ)的故障預(yù)測(cè)與健康管理技術(shù)，用于預(yù)測(cè)和評(píng)估集成電路產(chǎn)品在實(shí)際環(huán)境中的可靠性，已成為當(dāng)今研究的熱點(diǎn)。通過闡述集成電路的失效機(jī)理，介紹了集成電路目前故障預(yù)測(cè)與健康管理的基本方法。針對(duì)關(guān)鍵失效機(jī)理的基于預(yù)警單元法的PHM技術(shù)方案，提出了對(duì)電遷移失效的監(jiān)控原理、監(jiān)控方法，通過設(shè)計(jì)電遷移預(yù)警電路，驗(yàn)證了該P(yáng)HM技術(shù)的可行性。

故障預(yù)測(cè)；健康管理；可靠性；失效

1 引言

自從1958年世界上第一塊集成電路誕生以來(lái)，集成電路的發(fā)展日新月異，性價(jià)比不斷提高。目前集成電路的應(yīng)用非常廣泛，按規(guī)模大小，集成電路可分為小規(guī)模集成電路（SSI）、中規(guī)模集成電路（MSI）、大規(guī)模集成電路（LSI）、超大規(guī)模集成電路（VLSI）和甚大規(guī)模集成電路（ULSI）。

隨著特征尺寸的縮小和集成度的增加，集成電路的可靠性問題越來(lái)越突出。集成電路的失效在一些關(guān)鍵應(yīng)用場(chǎng)合會(huì)給系統(tǒng)造成嚴(yán)重的后果甚至災(zāi)難性的損失。故障預(yù)測(cè)與健康管理技術(shù)（prognostics and health management，PHM）利用傳感器系統(tǒng)采集數(shù)據(jù)，借助各種智能推理算法來(lái)診斷系統(tǒng)的健康狀況，在系統(tǒng)故障發(fā)生之前對(duì)其進(jìn)行預(yù)測(cè)[1]。PHM作為高端裝備可靠性、維修性保障體系的發(fā)展方向，是提高設(shè)備安全性可用性、提高效費(fèi)比的有效技術(shù)途徑。

集成電路的失效模式和失效機(jī)理表現(xiàn)形式多種多樣，與設(shè)計(jì)、工藝過程、使用環(huán)境等密切相關(guān)[2]。本文通過對(duì)集成電路的典型失效機(jī)理進(jìn)行分析，討論集成電路的故障預(yù)測(cè)與健康管理技術(shù)，以實(shí)現(xiàn)對(duì)集成電路的可靠性保障和壽命預(yù)測(cè)。

2 集成電路的失效機(jī)理分析

失效機(jī)理與設(shè)計(jì)、工藝過程、使用環(huán)境均有關(guān)[3]。集成電路的失效機(jī)理有多種，主要有：

2.1熱載流子注入（HCI）效應(yīng)

半導(dǎo)體材料中的熱載流子一般是指具有比熱平衡狀態(tài)下的載流子高得多的動(dòng)能的那些載流子（電子和空穴）。在半導(dǎo)體器件中，當(dāng)器件的特征尺寸很小時(shí)，很容易出現(xiàn)熱載流子，例如在強(qiáng)電場(chǎng)的作用下，載流子不斷漂移加速，獲得很大的動(dòng)能，成為熱載流子。熱載流子注入效應(yīng)是超大規(guī)模集成電路的一個(gè)重要失效機(jī)理，由于載流子具有很高的能量，其與晶格形成碰撞電離，也能直接或通過隧道效應(yīng)進(jìn)入SiO2-Si系統(tǒng)界面處以及柵氧層中，產(chǎn)生大量缺陷，從而導(dǎo)致器件退化乃至失效[4]。

隨著器件溝道長(zhǎng)度的減小，溝道中的有效電場(chǎng)會(huì)急劇增大，使得溝道中的電離碰撞幾率增加導(dǎo)致更多的熱載流子注入。通常NMOS器件的熱載流子效應(yīng)比PMOS器件嚴(yán)重得多，這是由于在給定的溝道電場(chǎng)條件下，空穴的碰撞電離率要比電子的碰撞電離率約低2~3個(gè)數(shù)量級(jí)。HCI效應(yīng)可以增加SiO2-Si界面態(tài)的產(chǎn)生、電子和空穴在氧化層中的陷落等，對(duì)器件的性能會(huì)產(chǎn)生顯著的影響。HCI效應(yīng)會(huì)影響器件的閾值電壓、跨導(dǎo)和飽和漏極電流等參數(shù)，使器件的特性產(chǎn)生劣化，導(dǎo)致電路波形畸變和功能失效。

2.2與時(shí)間有關(guān)的柵介質(zhì)層擊穿（TDDB）效應(yīng)

在大規(guī)模集成電路中，柵氧化層性能直接決定著集成電路的性能、可靠性以及成品率，一直是器件可靠性的關(guān)鍵。TDDB（time dependent dielectric breakdown），又叫經(jīng)時(shí)擊穿，在柵極上加一定電壓，使器件處于積累狀態(tài)，經(jīng)過一段時(shí)間后，氧化膜就會(huì)擊穿，這種擊穿可分為軟擊穿和硬擊穿。軟擊穿是在陰極和陽(yáng)極間產(chǎn)生臨時(shí)導(dǎo)電溝道，屬于一種非破壞性擊穿。硬擊穿又被稱為介電擊穿，在陰極和陽(yáng)極間產(chǎn)生永久導(dǎo)電溝道，造成很大破壞性。研究表明，TDDB效應(yīng)與外加電場(chǎng)有密切關(guān)系，如在相同電壓值下，交流電場(chǎng)下測(cè)得的柵氧化層壽命高于直流電場(chǎng)下的值。在直流電場(chǎng)下，隨著場(chǎng)強(qiáng)增加擊穿時(shí)間減少。TDDB效應(yīng)也受溫度的影響，隨著溫度的升高，導(dǎo)致柵氧化層薄膜中的共價(jià)鍵更易斷裂，電子破壞作用更明顯，擊穿所需時(shí)間縮短，所需擊穿電量減少。TDDB效應(yīng)與柵氧化層厚度也有關(guān)，當(dāng)膜厚度在5 nm以下時(shí)，襯底熱電子注入成為擊穿的主要機(jī)制，使擊穿時(shí)間增加。

TDDB效應(yīng)嚴(yán)重影響集成電路的長(zhǎng)期可靠性，尤其是對(duì)大型電子系統(tǒng)使用的各種動(dòng)態(tài)MOS隨機(jī)存儲(chǔ)器，是一種潛在的失效方式。TDDB效應(yīng)是MOSFET器件工作中主要的失效模式之一，由擊穿引起的柵泄漏不僅增加電損耗，也對(duì)漏電流造成很大影響。

2.3負(fù)偏置溫度不穩(wěn)定性（NBTI）效應(yīng)

NBTI效應(yīng)是指在高溫下對(duì)PMOSFET施加負(fù)柵壓而引起的一系列電學(xué)參數(shù)的退化現(xiàn)象，表現(xiàn)為閾值電壓向負(fù)方向漂移，亞閾值斜率減少，柵電流增大，跨導(dǎo)和漏電流變小等現(xiàn)象。

NBTI效應(yīng)的產(chǎn)生過程主要涉及正電荷的產(chǎn)生和鈍化，即界面陷阱電荷和氧化層固定正電荷的產(chǎn)生以及擴(kuò)散物質(zhì)的擴(kuò)散過程，氫氣和水汽是引起NBTI的兩種主要物質(zhì)[5]。傳統(tǒng)的R-D模型將NBTI產(chǎn)生的原因歸結(jié)于PMOS管在高溫負(fù)柵壓下反型層的空穴受到熱激發(fā)，遂穿到Si/SiO2界面，由于在界面存在大量的Si-H鍵，熱激發(fā)的空穴與Si-H鍵作用生成H原子，從而在界面留下懸掛鍵，而由于H原子的不穩(wěn)定性，兩個(gè)H原子就會(huì)結(jié)合，以氫氣分子的形式釋放，遠(yuǎn)離界面向柵界面擴(kuò)散，從而引起閾值電壓的負(fù)向漂移。

集成電路中由負(fù)溫度不穩(wěn)定性效應(yīng)引起的老化嚴(yán)重威脅電路的可靠性，在一些安全關(guān)鍵領(lǐng)域的數(shù)字電路系統(tǒng)中老化問題尤為突出。在模擬電路中引起晶體管間的失配，在數(shù)字電路中導(dǎo)致時(shí)序漂移、噪聲容限減小，傳輸延遲增大，甚至產(chǎn)品失效。

2.4靜電放電損傷（ESD）效應(yīng)

ESD（Electro-static discharge）效應(yīng)已被認(rèn)為是造成對(duì)靜電放電敏感電子零件的失效、劣化的主要因素之一，由于MOS器件的柵極下面存在絕緣層，如SiO2，其絕緣電阻值極高。當(dāng)在柵極發(fā)生靜態(tài)放電而柵極又處于浮置狀態(tài)時(shí)，靜電感應(yīng)的電荷無(wú)法快速泄放，該氧化層又非常薄，靜電感應(yīng)電荷使得柵極與襯底之間產(chǎn)生非常高的電場(chǎng)。該電場(chǎng)很容易導(dǎo)致柵極擊穿從而引起MOS器件損壞。柵極氧化層被擊穿后，柵極與溝道之間的電阻很低，柵極失去對(duì)溝道電流的控制。另外，MOS管的源和漏與襯底之間依靠PN結(jié)來(lái)隔離，如果靜態(tài)放電發(fā)生在源或漏的PN結(jié)處，PN結(jié)有可能流過很大的電流而燒毀， 造成源或漏與襯底的短路，從而導(dǎo)致器件的失效。

半導(dǎo)體ESD損傷失效現(xiàn)象主要表現(xiàn)為介質(zhì)擊穿、互連線損失、局部區(qū)域燒熔、PN結(jié)損傷、CMOS內(nèi)部寄生可控硅“閂鎖”（Latch-up）效應(yīng)等[6]。集成電路器件ESD效應(yīng)造成的失效形式為突發(fā)性失效和潛在性失效。突發(fā)性失效通常表現(xiàn)為開路、短路以及電參數(shù)嚴(yán)重漂移等。潛在性失效表現(xiàn)往往是器件的使用壽命縮短，降低了器件抗靜電的能力，減低了器件的可靠性。

2.5電遷移（EM）效應(yīng)

電遷移現(xiàn)象是在高電流密度作用下，由于金屬中的原子遷移所致[7]。電流的傳輸將引起原子的運(yùn)動(dòng)，并導(dǎo)致質(zhì)量輸運(yùn)。互連引線的電遷移首先表現(xiàn)為電阻值的增加，當(dāng)阻值增加到一定程度時(shí)就會(huì)引起金屬膜局部虧損而出現(xiàn)空洞，或者引起局部堆積出現(xiàn)小丘、晶須，從而造成金屬互連線短路失效，嚴(yán)重影響集成電路的壽命。隨著集成電路向亞微米、深亞微米、納米領(lǐng)域的發(fā)展過程，金屬互連線寬度越來(lái)越小，引線長(zhǎng)度不斷增加，電流密度增大產(chǎn)生焦耳熱在大的接觸電阻部位產(chǎn)生局部熱擊穿，從而加速了電遷移現(xiàn)象的產(chǎn)生。

在半導(dǎo)體器件和集成電路中，電遷移是主要的失效機(jī)理之一。影響金屬電遷移的因素有多種，如金屬互連線的長(zhǎng)寬厚、溫度、添加元素、晶粒尺寸結(jié)構(gòu)、表面處理等。

2.6其他原因

集成電路的失效機(jī)理眾多，除了上述幾種之外，還有如氧化層中電荷的影響，界面電荷產(chǎn)生的失效；輻照導(dǎo)致閾值電壓漂移，來(lái)自自然界和人工環(huán)境的輻照會(huì)對(duì)集成電路造成輻射損傷，導(dǎo)致閾值電壓變化，成為影響器件可靠性的重要因素[8]；由于外在干擾誘發(fā)的CMOS電路中的閂鎖效應(yīng)也將影響到集成電路的可靠性；封裝材料發(fā)射的α粒子可使集成電路發(fā)生軟故障；集成電路中金屬鋁的化學(xué)腐蝕和電化學(xué)腐蝕對(duì)器件的可靠性帶來(lái)不利影響[9]。

3 集成電路的PHM技術(shù)方法

故障預(yù)測(cè)與健康管理（PHM）技術(shù)以失效物理為基礎(chǔ)，用于預(yù)測(cè)和評(píng)估產(chǎn)品或系統(tǒng)在實(shí)際環(huán)境中的可靠性[10]。以PHM技術(shù)實(shí)現(xiàn)對(duì)集成電路的可靠性保障和壽命預(yù)測(cè)，是降低集成電路可靠性保障費(fèi)用的主要技術(shù)途徑，其包括通過減少備用集成電路、可靠性保障設(shè)備、定期測(cè)試人力等保障資源需求，降低維護(hù)保障費(fèi)用；通過減少定期測(cè)試，特別是計(jì)劃外測(cè)試次數(shù)，提高完好率；通過健康感知，減少任務(wù)過程中因集成電路故障引起的風(fēng)險(xiǎn)，提高成功率。

依據(jù)狀態(tài)監(jiān)控時(shí)采集的信息源不同，集成電路的PHM技術(shù)可以分為三種類型：預(yù)警單元法、失效先兆監(jiān)控法和壽命損耗監(jiān)測(cè)法[11]。

3.1預(yù)警單元法

過去在煤礦系統(tǒng)中，常利用金絲雀比人類具有更靈敏的反應(yīng)能力來(lái)探測(cè)有害氣體的存在。同理通過在集成電路中放置預(yù)警單元，在主單元失效之前提供預(yù)警，從而保障系統(tǒng)的安全。這種預(yù)警單元是一種易損元件，在相同的工作應(yīng)力條件下，能夠先于被保護(hù)元件而失效，這正如電路中保險(xiǎn)絲的作用。圖1展示了主單元和預(yù)警單元的失效分布。在同樣的工作負(fù)荷和環(huán)境情況下，預(yù)警單元能更快地進(jìn)入耗損區(qū)，預(yù)示主單元即將到來(lái)的失效。預(yù)警單元法的實(shí)施途徑如圖2所示，首先分析被監(jiān)測(cè)元件的固有屬性，分析其工作模式及環(huán)境條件，進(jìn)而確定相應(yīng)故障機(jī)理及損失模型，基于上述分析選取具有相同屬性的元件確定加速應(yīng)力。通過建立時(shí)間、應(yīng)力、故障征兆間的數(shù)學(xué)模型，對(duì)比監(jiān)測(cè)預(yù)警元件與被測(cè)元件的相關(guān)參數(shù)預(yù)測(cè)被測(cè)元件的故障發(fā)生時(shí)間。

圖1 主單元和預(yù)兆單元的失效分布

圖2 預(yù)警單元法的實(shí)施途徑

3.2失效先兆監(jiān)控法

失效先兆往往是電路中一些失效前的異常信號(hào)，如輸出電壓電流、性能參數(shù)漂移等現(xiàn)象，通過對(duì)其進(jìn)行監(jiān)控，通過建立這種信號(hào)與后期失效之間的因果關(guān)系，從而在所得數(shù)據(jù)分析基礎(chǔ)上建立故障診斷與預(yù)測(cè)方法。因此，監(jiān)控參數(shù)的選擇非常重要，如表1所示，列出了經(jīng)實(shí)驗(yàn)驗(yàn)證的電源電流異常作為CMOS集成電路性能異常的征兆參數(shù)[12]。

表1 半導(dǎo)體級(jí)別先兆失效

3.3壽命損耗監(jiān)測(cè)法

美國(guó)馬里蘭大學(xué)CALCE中心（系統(tǒng)產(chǎn)品失效分析與壽命評(píng)估中心）提出了壽命損耗監(jiān)測(cè)法，其流程如圖3所示[13]。這種方法利用環(huán)境與工作中的應(yīng)力參數(shù)，建立應(yīng)力-損傷模型，計(jì)算累積損傷來(lái)預(yù)報(bào)失效。這種方法的理論基礎(chǔ)是認(rèn)為性能的退化是由全壽命周期負(fù)荷引起的，其程度與負(fù)荷的使用、運(yùn)行情況有關(guān)。如果能夠測(cè)得負(fù)荷狀況，采用失效物理模型可以計(jì)算出產(chǎn)品的損傷，進(jìn)行剩余壽命估計(jì)。

4 典型案例研究

下面以預(yù)警單元法為例，介紹集成電路電遷移（EM）失效的典型PHM技術(shù)案例。電遷移現(xiàn)象是在高電流密度作用下，由于金屬中的原子遷移所致。電流的傳輸將引起原子的運(yùn)動(dòng)，并導(dǎo)致質(zhì)量輸運(yùn)。其結(jié)果使導(dǎo)體的某些部位產(chǎn)生空洞或小丘，引起金屬導(dǎo)體的開路或短路，如圖4所示[14]。從本質(zhì)上講，電遷移是金屬原子的擴(kuò)散現(xiàn)象，其嚴(yán)重后果會(huì)使布線變窄甚至斷裂或者短路，從而使集成電路失效。

如圖5所示，給出了基于過零點(diǎn)比較器的電遷移預(yù)警電路，根據(jù)金屬互連線發(fā)生電遷移后阻值變大的原理進(jìn)行設(shè)計(jì)。其中，I0為過應(yīng)力電流源，I1為測(cè)試電流源，S1、S2為開關(guān)，前者為兩個(gè)R0電阻（電遷移電阻）串聯(lián)，后者為R1和1.2R1串聯(lián)（假設(shè)電阻發(fā)生電遷移時(shí)阻值有20%的變化）。假如沒有發(fā)生電遷移，即R0的阻值變化小于20%，比較器兩端輸入平衡，比較器輸出為“1”；假如發(fā)生電遷移使得R0的阻值變化超過20%，電壓比較器輸出發(fā)生電平翻轉(zhuǎn)，輸出為“0”，實(shí)現(xiàn)預(yù)警。

圖3 LCM方法流程

圖4 電源線電遷移引起的空洞和小丘現(xiàn)象

圖5 基于過零點(diǎn)比較器的電遷移預(yù)警電路

基于上述預(yù)警電路原理，考慮如圖6所示的基于全差分過零點(diǎn)比較器的集成電路電遷移失效預(yù)警電路結(jié)構(gòu)，由5部分組成：互連線測(cè)試結(jié)構(gòu)、兩級(jí)低增益放大器、高增益比較器、非交疊時(shí)鐘產(chǎn)生模塊和輸出級(jí)。

圖6 基于全差分過零比較的集成電路EM失效預(yù)警電路

圖7 測(cè)試結(jié)果

通過設(shè)置合適的信號(hào)源、電源電壓、示波器和實(shí)時(shí)采集軟件中所需的參數(shù)，采集和觀測(cè)電遷移預(yù)警電路的輸出結(jié)果，如圖7所示。

圖7（a）中上部分所顯示的方波代表電遷移預(yù)警電路的時(shí)鐘輸入信號(hào)，該信號(hào)由信號(hào)源提供。輸入方波的低電平表示電遷移預(yù)警電路處于應(yīng)力階段，而方波輸入信號(hào)的高電平表示電遷移預(yù)警電路處于測(cè)試階段，其中輸入方波的低電平為0 V，輸入方波的高電平達(dá)3.3 V。圖7（a）中下部分所顯示的是代表電遷移預(yù)警電路的輸出信號(hào)，由設(shè)計(jì)可知電遷移預(yù)警電路未發(fā)生電遷移時(shí)，電遷移預(yù)警電路在測(cè)試階段的輸出信號(hào)為低電平；當(dāng)發(fā)生電遷移超過20%時(shí)，電遷移預(yù)警電路在測(cè)試階段的輸出信號(hào)為高電平。從圖7（b）中看出在時(shí)鐘信號(hào)為高電平即電遷移預(yù)警電路處于測(cè)試階段時(shí)，其電遷移預(yù)警電路的輸出信號(hào)跳變?yōu)楦唠娖剑@意味著電遷移預(yù)警電路發(fā)生了電遷移現(xiàn)象，測(cè)試結(jié)果驗(yàn)證了這種預(yù)警電路的正確性。

5 總結(jié)

集成度的提高和器件尺寸的縮小導(dǎo)致器件內(nèi)部電場(chǎng)和電流密度不斷增加，器件特性對(duì)缺陷的敏感度也大大增加。一個(gè)簡(jiǎn)單的集成電路失效就足以導(dǎo)致整個(gè)系統(tǒng)的癱瘓，因此集成電路的可靠性保障非常重要。

傳統(tǒng)的方法采用的可靠性壽命試驗(yàn)是在簡(jiǎn)單應(yīng)力條件下的可靠性壽命試驗(yàn)數(shù)據(jù)計(jì)算得到，與集成電路處于多種應(yīng)力環(huán)境的復(fù)雜實(shí)際工作狀態(tài)差別甚大。同時(shí)傳統(tǒng)方法針對(duì)失效后的集成電路開展的失效分析不但耗費(fèi)大、耗時(shí)長(zhǎng)，而且是一種事后診斷技術(shù)。從技術(shù)層面看，傳統(tǒng)的事后診斷、事后維修、定期測(cè)試等方法對(duì)瞬息萬(wàn)變的新情況應(yīng)變能力不足，特別是復(fù)雜嚴(yán)酷環(huán)境許多傳統(tǒng)分析評(píng)價(jià)手段無(wú)能為力。

本文介紹了在集成電路中加入預(yù)警單元，對(duì)集成電路故障失效先兆監(jiān)控的PHM方法。這種預(yù)警單元能夠先于主單元失效而提供預(yù)警，達(dá)到保證主單元安全的目的。其優(yōu)點(diǎn)是簡(jiǎn)單易行、方便高效。預(yù)警單元根據(jù)實(shí)際需要可以靈活設(shè)計(jì)，驗(yàn)證結(jié)果表明了這種方法的可行性。

[1] 王浩，羅宏偉，陳媛. 半導(dǎo)體級(jí)別故障預(yù)測(cè)與健康管理[J]. 電子產(chǎn)品可靠性與環(huán)境試驗(yàn)，2011，29(5): 58-62.

[2] 呂江萍，陳遠(yuǎn)金，劉霞，等. 集成電路中接口電路的可靠性設(shè)計(jì)[J]. 電子與封裝，2014，14(3): 41-45.

[3] 夏遠(yuǎn)飛，劉勇. 半導(dǎo)體分立器件的失效分析及預(yù)防措施[J]. 中國(guó)測(cè)試，2012，38(6): 87-90.

[4] 章曉文，陳鵬，恩云飛，等. 熱載流子注入效應(yīng)的可靠性評(píng)價(jià)技術(shù)研究[J]. 微電子學(xué)，2013，43(6): 876-880.

[5] 韓曉亮，郝躍. 超深亞微米PMOSFET器件的NBTI效應(yīng)[J]. 半導(dǎo)體學(xué)報(bào)，2013，24(6): 178-182.

[6] 王穎. MOS集成電路 ESD保護(hù)技術(shù)研究[J]. 微電子技術(shù)，2012，30(1):24-28.

[7] Baozhen L, Christiansen C, Badami D, et al. Electromigration Challenges for Advanced on-chip Cu Interconnects[J]. Microelectronics Reliability, 2014, 54(4): 712-724.

[8] 孔學(xué)東，恩云飛，陸裕東. 電子產(chǎn)品故障預(yù)測(cè)與健康管理[M]. 北京：電子工業(yè)出版社，2013.40-73.

[9] 嚴(yán)魯明，梁華國(guó)，黃正峰. 基于時(shí)-空冗余的集成電路老化失效防護(hù)方法[J]. 電子測(cè)量與儀器學(xué)報(bào)，2013，27(1): 38-44.

[10] Lall P, Lowe R, Goebel K. Comparison of prognostic health management algorithms for assessment of electronic interconnect reliability[C]. ASME 2013 International Technical Conference and Exhibition on Packaging and Integration of Electronic and Photonic Microsystems, Burlingame, CA, United states, July 16 - July 18, 2013. A019-A029.

[11] 張婧婧，杜磊，包軍林. 電子元器件與系統(tǒng)可靠性保障的PHM方法[J]. 電子產(chǎn)品可靠性與環(huán)境試驗(yàn)，2009，01(27):17-23.

[12] 杜磊，莊奕琪，包軍林. PHM與混合電路的發(fā)展機(jī)遇[J]. 混合微電子技術(shù)，2009，20(1): 39-46.

[13] Ramakrishnan Arun, Pecht Michael G. A Life Consumption Monitoring Methodology for Electronic Systems[J]. IEEE Transactions on Components and Packaging Technologies, 2003, 26(3): 625-634.

[14] 劉建影. 微電子技術(shù)的可靠性——互連、器件及系統(tǒng)[M]. 北京：科學(xué)出版社，2013. 36-45.

作者簡(jiǎn)介：

趙文魁（1968—），男，陜西人，現(xiàn)從事集成電路工藝、器件可靠性研究，目前以第一發(fā)明人已申請(qǐng)國(guó)家專利30多項(xiàng)。

Failure Mechanism and Prognostics and Health Management for Integrated Circuits

YANG Decai
（School of Astronautics and Aeronautics,University of Electronic Science and Technology of China,Chengdu611731,China）

With the feature size of ICs (integrated circuits) scaling down and the integration density increasing up, their reliability problems become more and more severe. Implementation of PHM (prognostics and health management) to ICs based on physics of failure is to prevent catastrophes from occurring. In the paper, the failure mechanism of IC is introduced at first. Then method of prognostic cell to semiconductorlevel PHM is illustrated with some cases. Finally, the precursor circuit to EM (electro-migration) is presented and validated to show the efficiency of the proposed PHM scheme.

fault prognostics; health management; reliability; failure

TN406

A

1681-1070（2014）10-0033-06

楊德才（1974—），男，四川廣安人，博士，研究方向?yàn)榘雽?dǎo)體集成電路可靠性。

2014-05-15

中央高?；究蒲袠I(yè)務(wù)費(fèi)項(xiàng)目基金資助（ZYGX2011J126）