仝良玉，蔣長(zhǎng)順，張?jiān)獋?，張嘉?/p>

（無錫中微高科電子有限公司，江蘇 無錫 214035）

1 引言

與集成電路塑料封裝相比，集成電路陶瓷封裝具有更高的可靠性，因此陶瓷封裝也更多被用在軍事航天等特殊領(lǐng)域。應(yīng)用環(huán)境的惡劣，給器件的熱設(shè)計(jì)提出了更高的要求。陶瓷封裝的熱特性一般采用結(jié)殼熱阻（θJC）來衡量，表示芯片到封裝外殼的散熱能力。本文采用兩種不同的邊界條件處理方法對(duì)一款陶瓷封裝產(chǎn)品進(jìn)行了θJC的有限元仿真，并分析了仿真結(jié)果差異的原因。針對(duì)實(shí)際的封裝電路，采用電測(cè)試法進(jìn)行了結(jié)殼熱阻的測(cè)試，并將實(shí)驗(yàn)結(jié)果與仿真結(jié)果進(jìn)行了對(duì)比，驗(yàn)證了仿真方法的可行性。

2 有限元模型與仿真方法

2.1 有限元模型

針對(duì)一款CQFP器件，采用專用的熱測(cè)試芯片進(jìn)行器件結(jié)殼熱阻的分析。測(cè)試芯片采用兩個(gè)柵漏短接的NMOSFET作為加熱源，有源區(qū)面積為3.82 mm×3.82 mm，厚度減薄至350 μm。圖1為CQFP228三維模型的側(cè)視剖面圖，由于陶瓷外殼的高熱導(dǎo)率，外殼內(nèi)部的金屬布線層相對(duì)較薄，對(duì)整體外殼的散熱性能沒有大的影響[1]，因此建模時(shí)忽略瓷體內(nèi)部布線，整個(gè)模型包含陶瓷管殼、芯片、芯片粘結(jié)層、蓋板、引線，相關(guān)參數(shù)見表1。

圖1 CQFP三維模型側(cè)視剖面圖

表1 模型各部分材料及相關(guān)參數(shù)

通過對(duì)多片樣品的測(cè)定，芯片粘結(jié)層厚度都控制在50±5 μm，因此最終模型中粘結(jié)層的厚度選擇50 μm。管殼面積40 mm×40 mm，芯片下方管殼厚度1 mm。有限元分析模型在ANSYS中建立，由于模型的對(duì)稱性，仿真對(duì)1/4模型進(jìn)行，用全六面體進(jìn)行網(wǎng)格劃分，如圖2所示，最終模型共包含約1.4萬網(wǎng)格單元和8.7萬節(jié)點(diǎn)。

圖2 CQFP三維有限元模型網(wǎng)格劃分

2.2 結(jié)殼熱阻的有限元仿真方法

根據(jù)GJB548B-2005方法1012熱性能測(cè)試方法，陶瓷管殼采用熱界面材料安裝于散熱器上，散熱器溫度控制在恒溫60 ℃左右，原理如圖3所示，熱電偶用于測(cè)量管殼底面中心點(diǎn)的溫度。

圖3 結(jié)殼熱阻測(cè)試原理示意圖

按照此方法進(jìn)行結(jié)殼熱阻的仿真時(shí)，對(duì)散熱邊界條件的處理通常有兩種方式[2]：

（1）按照第一類邊界條件處理散熱器的作用，即在管殼底面施加恒定溫度60 ℃（Tc=60 ℃），其他面做絕熱處理。

（2）將陶瓷管殼與散熱器之間的導(dǎo)熱膠按第三類邊界條件處理，將其作用等效為對(duì)流系數(shù)[2]。對(duì)流系數(shù)的大小按下式確定：

其中k（W.m-1K-1）為導(dǎo)熱膠的熱導(dǎo)率，t(m)為導(dǎo)熱膠的厚度；而對(duì)流環(huán)境溫度設(shè)置為60℃。按照熱測(cè)試標(biāo)準(zhǔn)，導(dǎo)熱膠厚度控制在25 μm～50 μm，選用的導(dǎo)熱膠熱導(dǎo)率為0.8 W.m-1K-1，導(dǎo)熱膠厚度按50 μm進(jìn)行計(jì)算。

3 仿真結(jié)果與分析

按照以上兩種處理方法，對(duì)芯片上表面施加1.0 W功耗，獲得的器件溫度分布如圖4所示，獲得的結(jié)溫和熱阻信息如表2所示，管殼溫度表示陶瓷管殼底面中心點(diǎn)的溫度。

圖4 不同處理方法得到的器件溫度分布

由仿真結(jié)果可知，選用兩種不同的方案進(jìn)行結(jié)殼熱阻仿真時(shí)，所得結(jié)果并不一致。比較兩種仿真方法，唯一的不同點(diǎn)在于陶瓷外殼的散熱條件。管殼底面采用冷卻條件時(shí)，熱量流經(jīng)芯片、貼片膠、底部基板散出，在此過程中，芯片和貼片膠的熱阻保持不變；當(dāng)基板底面的散熱性能降低時(shí)，管殼外底面的熱量分布更廣，有效的散熱面積更大[3]，從而管殼底部的有效熱阻降低，RJC有減小的趨勢(shì)。同時(shí)，兩種方法可在熱阻θJC的分析上有較大的偏差。

表2 結(jié)溫和熱阻信息

4 測(cè)試結(jié)果與分析

4.1 測(cè)試結(jié)果

實(shí)物樣品采用電測(cè)試法獲得器件的結(jié)溫、熱阻信息。電測(cè)試法根據(jù)PN結(jié)在恒定電流下，其正向壓降與結(jié)溫呈線性關(guān)系，從而可以將結(jié)溫的測(cè)量轉(zhuǎn)化為對(duì)正向壓降的測(cè)量。

在進(jìn)行熱阻測(cè)試時(shí)，器件基板底面采用導(dǎo)熱膠與外部熱沉相連，并用夾具進(jìn)行固定。器件底面中心點(diǎn)溫度采用熱電偶測(cè)量，通過6個(gè)樣品測(cè)試，獲得每個(gè)樣品的熱阻值如表3所示。首先對(duì)6個(gè)測(cè)試數(shù)據(jù)求平均值和標(biāo)準(zhǔn)差，進(jìn)一步在一倍標(biāo)準(zhǔn)差的范圍內(nèi)進(jìn)行熱阻值的二次篩選，將篩選后的熱阻值求平均值作為最終的測(cè)試熱阻值，最終得到的熱阻值為4.66 ℃.W-1，標(biāo)準(zhǔn)差0.22 ℃.W-1。

表3 測(cè)試樣品熱阻值

在進(jìn)行多樣品的熱阻測(cè)試時(shí)，測(cè)試值有一定的浮動(dòng)。由于不同樣品中貼片膠厚度、空洞率的不同，影響器件的散熱性能；同時(shí)，由于器件與散熱器之間的導(dǎo)熱膠，很難對(duì)其厚度進(jìn)行精確的控制，從而影響管殼外部的散熱條件，根據(jù)對(duì)仿真結(jié)果的分析，這也會(huì)對(duì)測(cè)試結(jié)果造成影響。

4.2 仿真與測(cè)試結(jié)果對(duì)比

如表4所示，對(duì)比測(cè)試結(jié)果和仿真結(jié)果可知，采用第一種方法時(shí)，即基板底面采用恒溫條件，熱阻誤差達(dá)到28.8%；當(dāng)考慮導(dǎo)熱膠的影響，采用等效散熱系數(shù)進(jìn)行仿真時(shí)，仿真與測(cè)試結(jié)果誤差降到11.6%，顯然采用第二種仿真方法時(shí)，結(jié)果與實(shí)驗(yàn)結(jié)果更為接近。根據(jù)以上分析，在實(shí)際測(cè)試時(shí)，由于基板底面通過導(dǎo)熱膠與外部熱沉相連，從而不可能達(dá)到理想的恒溫條件，因此采用恒溫邊界條件仿真時(shí)，結(jié)果誤差要大于第二種仿真方法。

表4 測(cè)試與仿真結(jié)果對(duì)比

5 總結(jié)

有限元方法可以方便地獲得芯片結(jié)溫、溫度分布等信息，但在進(jìn)行結(jié)殼熱阻仿真分析時(shí)，邊界條件的處理方法會(huì)對(duì)最終的結(jié)果造成很大的影響。與實(shí)際測(cè)試結(jié)果相比，采用理想散熱邊界條件進(jìn)行仿真分析時(shí)，得到的熱阻值偏大；在對(duì)特定產(chǎn)品進(jìn)行熱阻分析時(shí)，應(yīng)根據(jù)相應(yīng)的應(yīng)用條件，選擇合適的仿真方法。在對(duì)陶瓷封裝進(jìn)行熱阻測(cè)試時(shí)，應(yīng)考慮導(dǎo)熱膠的性能對(duì)最終結(jié)果帶來的誤差，采取多樣品多次測(cè)試等方法來減小誤差。

[1] Ravi Kandasamy, A.S. Mujumdar. Thermal analysis of a flip chip ceramic ball grid array (CBGA) package[J].Microelectronics Reliability, 2008, 48 (2008): 261-273.

[2] 賈松良，朱浩穎. 集成電路陶瓷封裝熱阻RT-jc的有限元分析[J]. 半導(dǎo)體技術(shù)，1997，12(6): 6-11.

[3] Vermeersch B, Mey G D. Dependency of thermal spreading resistance on convective heat transfer coefficient [J].Microelectronics Reliability, 2008, 48 (2008): 734-738.