林廣慶，李 鵬，熊賢風(fēng)，呂國(guó)強(qiáng)，王曉鴻*，邱龍臻*

(1.特種顯示技術(shù)教育部重點(diǎn)實(shí)驗(yàn)室，特種顯示技術(shù)國(guó)家工程實(shí)驗(yàn)室，現(xiàn)代顯示技術(shù)省部共建國(guó)家重點(diǎn)實(shí)驗(yàn)室培育基地，合肥工業(yè)大學(xué) 光電技術(shù)研究院，安徽 合肥 230009;2.合肥工業(yè)大學(xué) 化工學(xué)院，安徽 合肥 230009;3.合肥工業(yè)大學(xué) 儀器科學(xué)與光電工程學(xué)院，安徽 合肥 230009)

1 引 言

有機(jī)薄膜晶體管(OTFT)因具有成本低、質(zhì)量輕、可低溫加工、適于制作柔性顯示器件等優(yōu)點(diǎn)，在平板顯示中有非常大的應(yīng)用前景［1-9］，因此受到科研工作者的重視。自從1987年第一個(gè)有機(jī)薄膜晶體管誕生以來(lái)［10］，無(wú)論是對(duì)OTFT 絕緣材料、半導(dǎo)體材料、電極材料的研究，還是對(duì)器件結(jié)構(gòu)的改良，都取得了長(zhǎng)足的發(fā)展。OTFT 的一大優(yōu)勢(shì)就是可以制作成柔性器件，而制作柔性器件首先需要選擇可以彎曲的絕緣層，同時(shí)盡量提高絕緣層的介電常數(shù)，降低漏電流。本文選用PVP 材料做為絕緣層，采用表面鍍有ITO(氧化銦錫)的PET(聚對(duì)苯二甲酸乙二酯)塑料做基底，制作柔性O(shè)TFT。

在眾多對(duì)半導(dǎo)體材料的研究中，并五苯可以得到較高遷移率，因此本文中的OTFT 仍選取并五苯［11-13］做為半導(dǎo)體材料。在對(duì)并五苯的研究中，通過(guò)修飾絕緣層表面制備高性能的OTFT 已經(jīng)引起了許多科研工作者的重視。其中最常用的方法是用單分子層進(jìn)行表面修飾，修飾后改變了并五苯分子結(jié)晶時(shí)的結(jié)構(gòu)序列和形態(tài)，使并五苯擁有更好的結(jié)晶性，最終OTFT 獲得更好的電學(xué)性能。Bao［14］課題組采用HMDS 進(jìn)行表面修飾，制作的并五苯的OTFT 器件遷移率達(dá)到3.5 cm2·V－1·s－1。在這些相關(guān)研究中，表面結(jié)構(gòu)決定了半導(dǎo)體分子的生長(zhǎng)密度和結(jié)晶結(jié)構(gòu)。由于在絕緣層與有源層之間的界面上靠近半導(dǎo)體薄膜幾個(gè)納米的半導(dǎo)體薄膜結(jié)晶性能和排列方式對(duì)整個(gè)有機(jī)薄膜晶體管的性能有至關(guān)重要的影響，因此通過(guò)表面修飾可以控制柵絕緣層的表面特性(表面能、粗糙度和表面分子結(jié)構(gòu)等)，從而可以控制第一層半導(dǎo)體分子的生長(zhǎng)方式，最終控制有機(jī)薄膜晶體管的電學(xué)性能。目前，有機(jī)薄膜晶體管中大多研究的是頂接觸的器件，但是在實(shí)際應(yīng)用時(shí)頂接觸器件中電極的圖案化往往會(huì)破壞半導(dǎo)體材料的性能。底接觸器件由于首先制備電極再制備半導(dǎo)體薄膜，從而更適用于大面積工業(yè)化生產(chǎn)。

本文采用聚乙烯基苯酚(PVP)做絕緣層，分別用六甲基二硅胺(HMDS)和聚苯乙烯(PS)與氯硅烷的復(fù)合材料對(duì)柵絕緣層表面進(jìn)行修飾，真空蒸鍍并五苯作為半導(dǎo)體層制備了底接觸的OTFT 器件。采用接觸角和原子力顯微鏡研究了薄膜的表面形貌，并表征了OTFT 的遷移率、開(kāi)關(guān)比、輸出特性曲線，偏壓應(yīng)力等電學(xué)性能。還采用HMDS 作為表面修飾層制備了柔性O(shè)TFT。

2 實(shí) 驗(yàn)

2.1 實(shí)驗(yàn)試劑與儀器

N 型硅片購(gòu)于合肥科晶公司;并五苯購(gòu)于TCI 公司，純度大于98%;六甲基二硅胺(HMDS)、聚乙烯基苯酚(PVP)、甲基化聚(三聚氰胺-co-甲醛)(PMF)、丙二醇單甲醚乙酸酯(PGMEA)、聚苯乙烯(PS，Mw=140 kg·mol－1)、1，6-二(三氯甲硅烷基)己烷(C6)均購(gòu)于Aldrich chemicals Co.。甲苯(經(jīng)過(guò)蒸餾提純)、濃硫酸、雙氧水購(gòu)于國(guó)藥集團(tuán)化學(xué)試劑有限公司。

薄膜厚度采用Ambios XP-100 測(cè)試，器件的電學(xué)性能采用Keithley 4200 室溫條件下測(cè)量，器件的偏壓應(yīng)力性能采用Lakeshoore TTPX 真空條件下測(cè)量。接觸角測(cè)試采用Data Physics OCA-15。薄膜的表面形貌采用原子力顯微鏡(Digital Instruments Multimode)觀察。

2.2 實(shí)驗(yàn)過(guò)程

硅片清洗:將N 型硅片浸泡在piranha 溶液(體積分?jǐn)?shù)為70% 濃硫酸和30% 雙氧水)中90℃加熱30 min，超純水洗凈，氮?dú)獯蹈?。在熱臺(tái)上加熱使硅片表面干燥，臭氧等離子機(jī)清洗20 min。

PVP 絕緣層的制備:1.085 g PVP 中加入交聯(lián)劑0.744 g PMF，加入9 mL PGMEA 振蕩均勻。3 500 r/min 45 s 旋涂得到PVP 薄膜，180 ℃真空烘箱中干燥90 min。PVP 薄膜的厚度為480 nm。PVP 膜表面沒(méi)有經(jīng)過(guò)修飾，在下文中稱為PVP。

PVP 表面修飾:PS 和氯硅烷溶于甲苯，分別配制5 mg/mL 的溶液10 mL，1∶1進(jìn)行混合，振蕩均勻，3 500 r/min 45 s 旋涂在PVP 薄膜上，120℃熱臺(tái)上烘干，這種表面修飾在下文中簡(jiǎn)稱CPS+PVP，該薄膜厚度為490 nm。HMDS 在同樣的旋涂烘干條件下制備得到480～490 nm 厚的薄膜，這種表面修飾在下文中簡(jiǎn)稱HMDS+PVP。

在上述絕緣層表面制備底柵底接觸結(jié)構(gòu)的并五苯薄膜晶體管器件，并五苯半導(dǎo)體薄膜的厚度為60 nm，蒸鍍65 nm 的金作為源、漏電極，溝道長(zhǎng)度為135 μm，溝道寬度770 μm。圖1 所示為器件的結(jié)構(gòu)圖以及實(shí)驗(yàn)中使用的材料化學(xué)結(jié)構(gòu)圖。

圖1 OTFT 結(jié)構(gòu)圖及材料的化學(xué)結(jié)構(gòu)圖Fig.1 Schematic illustration of OTFT and chemical materials

3 結(jié)果與討論

3.1 絕緣層的結(jié)構(gòu)、表面能及表面形貌

圖1 所示為本文中器件的底接觸結(jié)構(gòu)圖及使用的PVP 絕緣層材料，氯硅烷交聯(lián)PS 及HMDS的化學(xué)結(jié)構(gòu)圖，PVP 絕緣層的交聯(lián)采用文獻(xiàn)中常用的方法;氯硅烷形成硅氧鍵與PS 聚合物鏈形成物理交聯(lián)［15］。

PVP 表面能為48.16 mJ·cm－2;CPS+PVP表面能為42.96 mJ·cm－2;HMDS +PVP 表面能為33.14 mJ·cm－2，表面能是一個(gè)逐漸變低的過(guò)程，表面能變化影響并五苯分子的生長(zhǎng)排列方式和結(jié)晶結(jié)構(gòu)。而根據(jù)文獻(xiàn)報(bào)道［16］，基底的表面能越小，生長(zhǎng)的并五苯晶粒越大有利于獲得高性能的晶體管器件。

表面修飾不僅影響薄膜表面的接觸角和表面能，還對(duì)薄膜表面的粗糙度造成影響。圖2 為原子力顯微鏡觀察到的不同的表面修飾PVP 薄膜的表面形貌。從圖中可以看出PVP 薄膜表面均方根粗糙度為0.322 nm，CPS +PVP 薄膜表面均方根粗糙度為1.139 nm，HMDS +PVP 薄膜表面均方根粗糙度為0.223 nm。表面粗糙度不同，并五苯的生長(zhǎng)方式也發(fā)生了改變。根據(jù)文獻(xiàn)［17］報(bào)道，在表面能相同的情況下，只改變表面粗糙度，并五苯分子在粗糙度低的薄膜上形成晶核數(shù)目少，形成的并五苯晶粒大;在粗糙度高的表面上形成晶核數(shù)目多，此時(shí)并五苯分子的晶粒小。

表1 不同襯底表面的接觸角、表面能Table 1 Contact Angle，surface energy of the different substrate

在OTFT 器件中，在絕緣層和半導(dǎo)體層的界面處，第一層幾個(gè)納米的半導(dǎo)體分子的排列方式是決定器件電學(xué)性能的最重要因素。根據(jù)文獻(xiàn)［18］報(bào)道，在整齊排列的第一層并五苯分子上更容易生長(zhǎng)整齊排列的并五苯分子;而雜亂排列的第一層并五苯分子上更容易生長(zhǎng)雜亂排列的并五苯分子。當(dāng)在PVP 表面旋涂交聯(lián)PS 薄膜和HMDS 后，由于表面能和表面粗糙度的改變，從而改變了第一層并五苯分子的排列和結(jié)晶方式，影響半導(dǎo)體層的生長(zhǎng)方式。另外，不同修飾層上的并五苯具有不同的結(jié)晶特性，薄膜在單位面積下的晶粒數(shù)量越少，晶粒尺寸越大，會(huì)降低薄膜中的晶界密度，從而也減少了OTFT 器件工作時(shí)晶界陷阱對(duì)載流子的捕獲，增強(qiáng)了載流子的傳輸能力，增強(qiáng)了OTFT 的電學(xué)性能。圖2(d，e，f)分別為PVP、CPS+PVP、HMDS+PVP 并五苯薄膜的原子力圖。由原子力圖可以得出，在PVP 薄膜上沉積的并五苯晶粒尺寸都小于150 nm，而在CPS +PVP 表面上生長(zhǎng)的并五苯晶粒尺寸多在200～400 nm，在HMDS +PVP 表面生長(zhǎng)的并五苯晶粒尺寸多在400～600 nm。HMDS 修飾的并五苯薄膜晶粒尺寸最大，晶界對(duì)電荷載流子捕獲最少，載流子輸運(yùn)能力高于PVP 薄膜和CPS+PVP 薄膜。

圖2 不同襯底表面及該表面沉積60 nm 并五苯的AFM 照片。(a)PVP;(b)CPS+PVP;(c)HMDS+PVP;(d)PVP 上的并五苯膜;(e)CPS+PVP 上的并五苯膜;(f)HMDS+PVP 上的并五苯膜。Fig.2 AFM images of the different substrate surfaces and the 60 nm pentacene film on them.(a)PVP.(b)CPS+PVP.(c)HMDS+PVP.(d)Pentacene on PVP.(e)Pentacene on CPS+PVP.(f)Pentacene on HMDS+PVP

3.2 器件的電學(xué)性能

不同的表面修飾對(duì)器件的電容造成了影響。本文采用金屬-絕緣層-金屬(MIM)結(jié)構(gòu)來(lái)測(cè)量不同修飾絕緣層的電容性質(zhì)。圖3 所示為不同薄膜的電容頻率圖，測(cè)量得到PVP 薄膜的電容密度為7.53～8.37 nF/cm2，CPS +PVP 薄膜的電容密度為7.39～8.30 nF/cm2，HMDS+PVP 薄膜的電容密度為7.32～8.16 nF/cm2。經(jīng)過(guò)CPS 和HMDS修飾后，PVP 薄膜的電容密度降低很少，說(shuō)明PVP薄膜是一種優(yōu)異的聚合物絕緣層材料。

圖3 不同襯底電容密度與頻率的關(guān)系Fig.3 The change of capacitance density of different substrate with frequency

在柵壓一定的條件下，HMDS +PVP 修飾的器件輸出曲線中，可以看到明顯的線性區(qū)和飽和區(qū)，柵電壓可以實(shí)現(xiàn)對(duì)源漏電流良好的調(diào)控性能，PVP 薄膜和CPS+PVP 薄膜器件的電流開(kāi)關(guān)比均為103，HMDS+PVP 薄膜器件的電流開(kāi)關(guān)比可以達(dá)到105。

計(jì)算32～39 個(gè)器件的平均遷移率可知，未經(jīng)過(guò)修飾的PVP 薄膜器件的平均遷移率只有1.56 ×10－3cm2·V－1·s－1，CPS +PVP 薄膜器件的平均遷移率為9.19 ×10－2cm2·V－1·s－1，HMDS+PVP 薄膜器件的平均遷移率為0.128 cm2·V－1·s－1。PVP 薄膜經(jīng)過(guò)CPS 和HMDS 修飾后，與未修飾的器件相比遷移率分別提高了58倍和82 倍。閾值電壓VT的平均值在經(jīng)過(guò)不同的表面修飾時(shí)也發(fā)生了明顯變化，PVP 薄膜和CPS+PVP薄膜器件的VT的平均值分別為3.59 V和－2.51 V，經(jīng)HMDS 修飾的VT的平均值為0.41 V。亞閾值擺幅(SS)在不同表面修飾上也發(fā)生了明顯變化，PVP 薄膜和CPS +PVP 薄膜器件的SS 的平均值分別為－12.81 V/dec 和－8.63 V/dec，經(jīng)HMDS 修飾的SS 的平均值僅為－5.72 V/dec。亞閾值擺幅控制著器件從關(guān)態(tài)到開(kāi)態(tài)的電壓擺幅，目前無(wú)機(jī)硅器件的亞閾值擺幅在0.06 V/dec，通過(guò)HMDS 修飾的絕緣層SS 相比較未修飾PVP 和CPS +PVP 有了明顯降低。結(jié)合器件的遷移率性能和開(kāi)關(guān)比說(shuō)明HMDS 是一種更優(yōu)異的表面修飾材料。

進(jìn)行不同的表面修飾改變了柵絕緣層的界面，致使并五苯的成膜結(jié)構(gòu)發(fā)生了改變，施加電壓時(shí)陷阱載荷數(shù)目不同，導(dǎo)致器件性能變化不同。為了研究不同表面修飾器件的穩(wěn)定性，本文對(duì)各種不同絕緣層的器件做了偏壓應(yīng)力測(cè)試，因?yàn)樗謱?duì)偏壓的影響是非常大的［20］，因此本文偏壓應(yīng)力測(cè)試條件是在真空條件下，持續(xù)加電壓(VGS=－60 V，VDS=－5 V)，分別在持續(xù)一段時(shí)間后測(cè)試轉(zhuǎn)移曲線，共持續(xù)2 730 s。圖5 所示為器件在施加偏壓后轉(zhuǎn)移曲線的變化，器件在施加偏壓后，轉(zhuǎn)移曲線均發(fā)生位移，器件的遷移率等性能都有較大降低。圖6 為不同表面修飾的OTFT 器件加上偏壓后器件的漏電流IDS和VT隨時(shí)間的變化曲線。由該圖可以看出，1 min 后PVP、CPS +PVP、HMDS+PVP 薄膜的漏電流分別下降35%、39%和52%;10 min 后薄膜的漏電流則分別下降了44%、87%和79%;45 min 后PVP 薄膜的漏電流基本維持不變，但CPS +PVP 和HMDS +PVP 器件IDS分別下降了91%和89%。小分子HMDS 的IDS相比于PVP 和CPS 下降更快，可能是由于PVP和CPS 絕緣層經(jīng)過(guò)交聯(lián)后聚合物鏈末端減少，從而降低了俘獲載流子的陷阱濃度。不同的表面修飾的器件的漏電流IDS和閾值電壓VT隨時(shí)間變化下降均比較明顯，PVP 薄膜經(jīng)過(guò)CPS 和HMDS 修飾后，雖然器件的遷移率得到提高，但器件的漏電流在施加偏壓應(yīng)力后下降較純PVP 薄膜更為明顯。器件的閾值電壓隨偏壓應(yīng)力逐漸向負(fù)值變化，經(jīng)過(guò)修飾后的PVP 薄膜變化也比純PVP 薄膜變化更明顯。偏壓實(shí)驗(yàn)結(jié)果說(shuō)明3 種不同表面修飾絕緣層器件在施加電壓時(shí)，絕緣層半導(dǎo)體層界面上俘獲載流子的缺陷濃度都比較高，導(dǎo)致器件連續(xù)工作時(shí)性能出現(xiàn)了比較大的下降。由此可得，經(jīng)過(guò)HMDS 修飾的器件電學(xué)性能雖然有明顯提升，但是偏壓應(yīng)力性能變差。因此，如何在提高器件遷移率的基礎(chǔ)上，同時(shí)有良好的偏壓應(yīng)力性能是我們下一步要研究的重點(diǎn)內(nèi)容。

圖4 不同界面修飾的OTFT 器件的轉(zhuǎn)移特性曲線(a，b，c)和輸出曲線(d，e，f)。(a，d)PVP 薄膜;(b，e)CPS+PVP 薄膜;(c，f)HMDS+PVP 薄膜。轉(zhuǎn)移曲線中VDS=－60 V，溝道寬度W=770 μm，長(zhǎng)度L=135 μm，W/L=5.7。Fig.4 Electrical properties of pentacene OTFT on PVP (a，d)，CPS+PVP (b，e)and HMDS+PVP(c，f).(a，b，c)Transfer characteristics.(d，e，f)Output characteristics.W=770 μm，L=135 μm，W/L=5.7.

表2 不同襯底表面OTFTs 的電學(xué)性能Table 2 Electrical characteristics of the OTFTs on different substrate

圖5 不同襯底表面的偏壓應(yīng)力曲線。(a)PVP;(b)CPS+PVP;(c)HMDS+PVP。Fig.5 Bias-stress curve of the OTFT device on different substrate surfaces.(a)PVP.(b)CPS+PVP.(c)HMDS+PVP.

圖6 (a)偏壓應(yīng)力下不同表面修飾OTFT 器件IDS(t)/IDS(0)與時(shí)間的關(guān)系;(b)偏壓應(yīng)力下不同表面修飾OTFT 器件VT與時(shí)間的關(guān)系。Fig.6 (a)－IDS(t)/－IDS(0)change of the different substrate surfaces.(b)VTH change of the different substrate surfaces.

因PVP 材料做絕緣層具有透明、可彎曲等優(yōu)勢(shì)，因此本實(shí)驗(yàn)以PET 材料做基底，PVP 薄膜做絕緣層，制作透明柔性的OTFT 器件。從上述實(shí)驗(yàn)分析中可知HMDS +PVP 的OTFT 器件的遷移率最高，因此在制作透明柔性O(shè)TFT 時(shí)采用HMDS +PVP 作為絕緣層。圖7(a)為柔性實(shí)物圖，圖7(b)為轉(zhuǎn)移特性曲線，圖7(c)為輸出特性曲線，可以發(fā)現(xiàn)用該方法制備的OTFT 器件開(kāi)關(guān)比超過(guò)104，最高遷移率0.338 cm2·V－1·s－1，在輸出特性曲線中看到明顯的線性區(qū)和飽和區(qū)，柵電壓對(duì)源漏電流的調(diào)控性能優(yōu)異。由此可見(jiàn)，修飾PVP 絕緣層在制備柔性O(shè)TFT 器件中有很大的潛在應(yīng)用。

圖7 柔性O(shè)TFT 器件電學(xué)性能。(a)柔性器件實(shí)物圖;(b)轉(zhuǎn)移特性曲線;(c)輸出特性曲線。溝道寬度W=770 μm，長(zhǎng)度L=135 μm。Fig.7 Electrical performance of flexible OTFT device.(a)Digital photographic image of the flexible OTFTs.(b)Transfer characteristics.(c)Output characteristics.W=770 μm，L=135 μm.

4 結(jié) 論

分別采用交聯(lián)聚苯乙烯(CPS)、六甲基二硅胺(HMDS)修飾聚乙烯基苯酚(PVP)絕緣層，研究了不同絕緣層的表面性質(zhì)以及制備的并五苯OTFT 器件的電學(xué)性能。通過(guò)實(shí)驗(yàn)結(jié)果可以得出，經(jīng)過(guò)HMDS 修飾后可以得到一種表面能、粗糙度相對(duì)較低的修飾層，并五苯分子容易形成較大晶粒，減少了器件工作時(shí)的陷阱濃度，從而提高了器件的遷移率。雖然經(jīng)表面修飾的器件電學(xué)性能有明顯提升，但是偏壓應(yīng)力性能下降很多。采用該方法在PET 基底上制備出了性能優(yōu)異的OTFT 器件，為有機(jī)薄膜晶體管在柔性方面的應(yīng)用提供了可供選擇的絕緣層和修飾層，也為制備柔性顯示器件提供了良好的研究基礎(chǔ)。

［1］Crone B，Dodabalapur A，Lin Y Y，et al.Large-scale complementary integrated circuits based on organic transistors［J］.Nature，2000，403(6769):521-523.

［2］Zhang H，Zhang L，Li J，et al.Improvement of ZnO-TFT performance by annealing ZnO Film［J］.Chin.J.Lumin.(發(fā)光學(xué)報(bào))，2011，32(12):1281-1285 (in Chinese).

［3］Sekitani T，Noguchi Y，Hata K，et al.A rubberlike stretchable active matrix using elastic conductors ［J］.Science，2008，321(5895):1468-1472.

［4］DeLongchamp D M，Kline R J，Lin E K，et al.High carrier mobility polythiophene thin films:Structure determination by experiment and theory［J］.Adv.Mater.，2007，19(6):833-837.

［5］Yan H，Chen Z H，Zheng Y，et al.A high-mobility electron-transporting polymer for printed transistors［J］.Nature，2009，457(7230):679-686.

［6］Cho J H，Lee J，Xia Y，et al.Printable ion-gel gate dielectrics for low-voltage polymer thin-film transistors on plastic［J］.Nat.Mater.，2008，7(11):900-906.

［7］Tsao H N，Cho D M，Park I，et al.Ultrahigh mobility in polymer field-effect transistors by design［J］.J.Am.Chem.Soc.，2011，133(8):2605-2612.

［8］Sun X N，Di C A，Liu Y Q.Engineering of the dielectric-semiconductor interface in organic field-effect transistors［J］.J.Mater.Chem.，2010，20:2599-2611.

［9］Jiao Y，Zhang X A，Zhai J X，et al.Effect of channel layer thickness on the device characteristics of room temperaturefabricated In2O3thin-film transistors［J］.Chin.J.Lumin.(發(fā)光學(xué)報(bào))，2013，34(3):324-328 (in English).

［10］Lin Y Y，Gundlach D J，Nelson S F，et al.Stacked pentacene layer organic thin-film transistors with improved characteristics［J］.IEEE.Elect.Device Lett.，1997，18(12):606-608

［11］Klauk H，Halik M，Zschieschang U，et al.High-mobility polymer gate dielectric pentacene thin film transistors［J］.J.Appl.Phys.，2002，92(9):5259-5263.

［12］Kato Y，Iba S，Teramoto R，et al.High mobility of pentacene field-effect transistors with polyimide gate dielectric layers［J］.Appl.Phys.Lett.，2004，84(19):3789-3791.

［13］Yoneya N，Noda M，Hirai N，et al.Reduction of contact resistance in pentacene thin-film transistors by direct carrier injection into a-few-molecular-layer channel［J］.Appl.Phys.Lett.，2004，85(20):4663-4665.

［14］Yang H C，Shin T J，Ling M M，et al.Conducting AFM and 2D GIXD studies on pentacene thin films［J］.J.Am.Chem.Soc.，2005，127(33):11542-11543.

［15］Yoon M H，Yan H，F(xiàn)acchetti A，et al.Low-voltage organic field-effect transistors and inverters enabled by ultrathin crosslinked polymers as gate dielectrics［J］.J.Am.Chem.Soc.，2005，127(29):10388-10395.

［16］Yang S Y，Shin K，Park C E.The effect of gate-dielectric surface energy on pentacene morphology and organic field-effect transistor characteristics［J］.Adv.Funct.Mater.，2005，15(11):1806-1814.

［17］Min H G，Seo E，Lee J，et al.Behavior of pentacene molecules deposited onto roughness-controlled polymer dielectrics films and its effect on FET performance［J］.Synth.Met.，2013，163:7-12.

［18］Walter S R，Youn J，Emery J D，et al.In-situ probe of gate dielectric-semiconductor interfacial order in organic transistors:Origin and control of large performance sensitivities［J］.J.Am.Chem.Soc.，2012，134(28):11726-11733.

［19］Choi D，Ahn B，Kim S H，et al.High-performance triisopropylsilethynyl pentacene transistors via spin coating with a crystallization-assisting layer［J］.ACS Appl.Mater.Interf.，2012，4(1):117-122.

［20］Choi H H，Lee W H，Cho K.Bias-stress-induced charge trapping at polymer chain ends of polymer gate-dielectrics in organic transistors［J］.Adv.Funct.Mater.，2012，22(22):4833-4839.