陳曉宇，劉晨峰

（中國(guó)電子科技集團(tuán)公司第十三研究所，河北石家莊 050051）

0 引言

數(shù)字信號(hào)處理芯片（Digital Signal Processor，簡(jiǎn)稱DSP）誕生于上世紀(jì)80年代，之后的這些年中，得益于集成電路技術(shù)的發(fā)展和巨大的市場(chǎng)需求，DSP得到了飛速的發(fā)展，以其高性能、易于編程、靈活性好、便于升級(jí)和移植等特性，已經(jīng)在信號(hào)處理、通信、雷達(dá)等許多領(lǐng)域得到了廣泛應(yīng)用[1]。DPS內(nèi)部資源豐富，集成了DMA、EMIF、PLL、定時(shí)器、中斷、常用外設(shè)接口和豐富的RAM。業(yè)內(nèi)代表性DPS生產(chǎn)廠家TI公司最新推出的高性能單核定點(diǎn)DSP使用 65nm制造工藝，第三代VLIW（Very Long Instruction Word）結(jié)構(gòu)，可穩(wěn)定運(yùn)行在1.2GHz的系統(tǒng)時(shí)鐘下，處理指令速度高達(dá)9600MIPS（百萬(wàn)條指令/秒），能滿足各種領(lǐng)域尤其是通信醫(yī)療等方面的大部分需要。

在實(shí)際的工程應(yīng)用中，除了需要DSP芯片的數(shù)據(jù)處理的基本功能之外，還經(jīng)常需要一些輔助功能，如對(duì)直流電機(jī)、轉(zhuǎn)臺(tái)、開(kāi)關(guān)、鍵盤、模擬/數(shù)字IC的端口控制等。對(duì)于這些處理數(shù)據(jù)速率并不高但是種類繁多的接口，依靠DSP芯片自帶的GPIO（通用輸入輸出接口）顯然不太現(xiàn)實(shí)，如果通過(guò)可編程邏輯陣列FPGA來(lái)實(shí)現(xiàn)，又增加設(shè)計(jì)的復(fù)雜度、成本及功耗。

針對(duì)上述問(wèn)題，本文首先描述了幾種常用的解決辦法，再分析缺點(diǎn)與不足后，提出了一種靈活的DSP芯片的GPIO擴(kuò)展方案。以TI公司高性能浮點(diǎn)芯片TMS320C6713為例，給出了硬件電路設(shè)計(jì)及相關(guān)軟件程序，分析并實(shí)現(xiàn)了DSP芯片GPIO的擴(kuò)展。

1 常用GPIO擴(kuò)展辦法分析

對(duì)于DSP芯片的GPIO擴(kuò)展，常用的辦法有：

（1）使用譯碼器擴(kuò)展輸出控制端口，如ST公司的四到十六譯碼器M74HC154M1R，可級(jí)聯(lián)使用以獲得更多的輸出端口。

（2）將DSP并行GPIO與單片機(jī)總線連接，實(shí)現(xiàn)擴(kuò)展I/O端口[2]。

（3）通過(guò)I2C接口外擴(kuò)若干個(gè)并聯(lián)的專用總線I/O擴(kuò)展器，如Catalyst半導(dǎo)體公司的CAT9554/CAT9554A 擴(kuò)展I/O芯片，其擁有8個(gè)端口，可配置成輸入或輸出，3位的用戶配置I2C地址，CAT9554/CAT9554A各有8個(gè)共計(jì)16個(gè)可掛在同一I2C總線上。

以上幾種方法均可不同程度的實(shí)現(xiàn)DSP芯片的GPIO擴(kuò)展，但也不可避免的也有著各自的缺點(diǎn)，如：譯碼器方案會(huì)占據(jù)較多的PCB面積，而且只能單向輸出；單片機(jī)的方案GPIO的數(shù)量仍然不夠多；I2C專用總線I/O擴(kuò)展器由于無(wú)法級(jí)聯(lián)可能會(huì)比譯碼器占據(jù)更多的PCB的面積，帶來(lái)更高的成本。

為了克服這些缺點(diǎn)，下面提出了一種新型的通過(guò)I2C總線擴(kuò)展DSP芯片GPIO的方案，通過(guò)I2C總線連接Altera公司的MAX2系列CPLD，充分利了MAX2這款器件本身的特色功能，達(dá)到擴(kuò)展接口豐富、靈活多變，電路簡(jiǎn)單可靠的目的。

2 TMS320C6713與I2C接口

TMS320C6713是TI公司于2001年推出的一款浮點(diǎn)型高速數(shù)字處理器，自問(wèn)世以來(lái)在各個(gè)行業(yè)得到廣泛的應(yīng)用。采用VLIW超長(zhǎng)指令字體系，最多同時(shí)包含8條32位指令，內(nèi)部處理資源豐富，具有6個(gè)算數(shù)邏輯單元及兩個(gè)乘法器，通過(guò)32位EMIF接口可方便的擴(kuò)展的SRAM，EPROM，SDRAM，F(xiàn)LASH等外部存儲(chǔ)器，具有兩級(jí)緩存，8KB的L1 CACHE和256KB的L2 CACHE。這樣的硬件資源特別適合于數(shù)字信號(hào)處理運(yùn)算，如數(shù)字濾波及FFT等。TMS320C6713可將復(fù)用管腳配置為主機(jī)接口HPI，I2C接口，多通道緩沖串口McBSP等。

I2C（Inter-Integrated Circuit）總線是一種由 PHILIPS 公司開(kāi)發(fā)的兩線式串行通信接口規(guī)范，是真正的多主機(jī)總線，多個(gè)具有I2C接口的設(shè)備可以連接到一起，每個(gè)設(shè)備具有唯一的地址接口簡(jiǎn)單可靠，具有接口線少，控制簡(jiǎn)單，通信速率高，多主機(jī)等特點(diǎn)，已成為微電子控制通信領(lǐng)域的常用標(biāo)準(zhǔn)。通信速率有標(biāo)準(zhǔn)模式，快速模式和高速模式，TMS320C6713支持I2C的標(biāo)準(zhǔn)模式和快速模式，目前已經(jīng)擴(kuò)展了3.4MHZ的高速模式，而且被更多的新設(shè)備支持[3]。圖1為I2C總線的完整時(shí)序圖。

圖1 I2C總線完整時(shí)序圖

3 MAX2系列CPLD特色功能

Altera公司是復(fù)雜可編程邏輯器件CPLD（Complex Pogrammable Logic Device）的發(fā)明者和領(lǐng)導(dǎo)者，MAX2系列是采用0.18μm工藝制造的比較特殊的CPLD器件，采用SRAM查找表實(shí)現(xiàn)組合邏輯，將FPGA的高集成度和CPLD的非易失性的特點(diǎn)結(jié)合起來(lái)，具有集成度高，價(jià)格和功耗較低的特點(diǎn)[4]。

除了邏輯器件通用的優(yōu)點(diǎn)之外，MAX2系列CPLD還有一些很特殊的地方：

（1）內(nèi)部除配置存儲(chǔ)器CFM之外還集成了8Kbit的用戶存儲(chǔ)器UFM，可以像串行E2PROM一樣，用來(lái)存儲(chǔ)非易失數(shù)據(jù)，UFM儲(chǔ)存器的數(shù)據(jù)線寬度為16位，地址線寬度為9位，并且提供I2C，SPI，并口，內(nèi)部串口等多種傳輸方式。

（2）自帶內(nèi)部晶振，可在Quartus的Megawizard中配置IP核MAX II Osillator，提供13.33Mhz或22.22Mhz給UFM模塊使用或者四分頻為5.56Mhz或3.33Mhz后充當(dāng)MAX2的系統(tǒng)時(shí)鐘；

（3）獨(dú)特的內(nèi)置電源轉(zhuǎn)換器，可將2.5V或3.3V 的VCCINT轉(zhuǎn)換為1.8V的核電壓，同時(shí)VCCIO可選為2.5V或3.3V，得單電源供電成為可能，這在Xilinx公司和Altera公司的所有FPGA及CPLD產(chǎn)品中是唯一的，只有MAX2系列CPLD具有；

（4）MultiVolt I/O功能，支持多種電平標(biāo)準(zhǔn)，可直接連接1.5V，1.8V，2.5V，3.3V電平的設(shè)備，也可直接驅(qū)動(dòng)5V TTL器件或漏極開(kāi)路后驅(qū)動(dòng)5V CMOS器件；

MAX2的這些特色功能，對(duì)于下面即將闡述的GPIO靈活擴(kuò)展方案有著重要的作用。

4 硬件設(shè)計(jì)

本方案充分利用了MAX2系列CPLD的特點(diǎn)，綜合考慮到成本問(wèn)題和應(yīng)用場(chǎng)合，選用具體型號(hào)為EPM240T100的MAX2芯片來(lái)完成設(shè)計(jì)，這款芯片擁有80個(gè)可用I/O，體積小巧，性價(jià)比高。原理框圖如圖3所示，TMS320C6713通過(guò)I2C總線與EPM240T100交換指令和數(shù)據(jù)，EPM240T100內(nèi)部的I2C接口模塊接收到指令與數(shù)據(jù)之后，交給GPIO擴(kuò)展模塊，在GPIO擴(kuò)展模塊中，可做一些中間過(guò)程的數(shù)據(jù)處理，如通信協(xié)議轉(zhuǎn)換，電平轉(zhuǎn)換，數(shù)據(jù)格式重組等，也可直接轉(zhuǎn)發(fā)到相應(yīng)的I/O管腳。根據(jù)外圍器件種類和數(shù)量的不同，燒寫不同的硬件程序到EPM240T100的配置寄存器CFM中來(lái)完成不同的功能。

圖3 TMS320C6713和EMP240T100的I2C總線連接

這種方案的優(yōu)點(diǎn)如下：

（1）通信電路簡(jiǎn)單。擴(kuò)展GPIO只需通過(guò)兩個(gè)I2C總線上拉電阻及一塊EPM240T100芯片即可。EPM240T100不用額外的E2ROM或者FLASH，直接將程序燒寫到配置存儲(chǔ)器CFM中。

圖6 EPM24T100的I2C總線程序RTL視圖

（2）電源電路簡(jiǎn)單。利用MAX2系列CPLD的單電源供電特點(diǎn)，TMS320C6713正常工作時(shí)，I/O電壓和核電壓分別是3.3V和1.2V，MAX2系列DSP的單電源能力使得這款芯片只需3.3V一種電平即可正常工作，不用額外增加電源模塊。

（3）接口豐富。一個(gè)EPM240T100芯片即可帶來(lái)80個(gè)GPIO，并可以在I2C總線上掛靠第二個(gè)、三個(gè)EPM240T100，直至滿足擴(kuò)展要求，如圖4所示。

圖4 TMS320C6713和多個(gè)EPM240T100的I2C總線連接

（4）擴(kuò)展出的I/O可與多種通信協(xié)議接口相連。利用可編程邏輯單元，可與UART，同步串口，SPI，SMBUS交互數(shù)據(jù)而不用更改硬件電路形式。

（5）可以利用UFM 模塊替代板上閃存以及EEPROM 存儲(chǔ)器件來(lái)存儲(chǔ)專用集成電路器件和處理器的配置數(shù)據(jù)（ASSP），處理器配置位，或者生產(chǎn)時(shí)板級(jí)上的電子識(shí)別（ID）信息[6]。

（6）省略電平轉(zhuǎn)化器，節(jié)約成本。在擴(kuò)展I/O的電壓有多種的情況下，利用MAX2系列的MultiVolt I/O功能，為每個(gè)BANK設(shè)置為不同VCCIO，即可在BANK之間通過(guò)MAX2的轉(zhuǎn)接達(dá)到電平轉(zhuǎn)換功能，省去了中間電路，簡(jiǎn)化電路，節(jié)約成本。

（7）其他輔助功能。利用MAX2系列CPLD，還可方便的做出自動(dòng)上電，周期關(guān)斷，看門狗等電路，豐富系統(tǒng)的功能。

5 軟件設(shè)計(jì)

圖5 TMS320C6713的I2C總線初始化流程[7]

TMS320C6713的I2C總線可使用DSP的CSL庫(kù)函數(shù)，初始化流程見(jiàn)圖5：

EPM240T100的程序框圖見(jiàn)圖6，描述了通過(guò)I2C接口擴(kuò)展8位并行總線的例子，系統(tǒng)時(shí)鐘clki2c可選擇使用UFM內(nèi)部晶振產(chǎn)生的osc還是外部輸入clkin信號(hào)。

6 結(jié)論

TI公司的DSP芯片以優(yōu)化的芯片結(jié)構(gòu)、VLIW的指令體系、流水線的指令并行模式，適合于各種數(shù)字信號(hào)處理的場(chǎng)合，本文提出的這種GPIO擴(kuò)展方案可有效彌補(bǔ)DSP芯片GPIO口數(shù)量較少的缺點(diǎn)，具有靈活，多功能，接口簡(jiǎn)單的特點(diǎn)，適合于在很多場(chǎng)合使用，尤其是數(shù)據(jù)傳輸速率不高，但I(xiàn)/O數(shù)量多，情況復(fù)雜的場(chǎng)合。

[1]劉向宇.DSP嵌入式常用模塊與綜合系統(tǒng)設(shè)計(jì)[M].北京：電子工業(yè)出版社，2009

[2]錢同惠，楊核，蔡利民.高速DSP擴(kuò)展低速接口的實(shí)現(xiàn)方法[J].現(xiàn)代電子技術(shù)，2004（14）：104-107.

[3]任玉偉.基于FPGA的I2C總線接口設(shè)計(jì)[J].伺服控制，2011（2）：68-69.

[4]羅杰.Verilog HDL與數(shù)字ASIC設(shè)計(jì)基礎(chǔ)[M].武漢：華中科技大學(xué)出版社，2008

[5]MAX II Device Handbook.ALTERA.2004

[6]Replacing Serial EEPROMs with User Flash Memory in Altera CPLDs.ALTERA.2010

[7]TMS320C6000DSP Inter-Integrated Circuit（I2C）Module Reference Guide.Texas Instruments.2007