陳曉敏

(成都工業(yè)學院信息與計算科學系，四川成都 610031)

0 引言

硅局部場氧化 (local oxidation silicon，LOCOS)技術是硅基CMOS工藝中實現(xiàn)隔離的重要技術之一［1］，特別是對于一些晶體管尺寸要求不是很高的芯片中(例如功率IC)，由于其簡單，易控制的特點，被大量使用。LOCOS技術也大量用于橫向功率器件的場板技術［2］中，可大大降低結邊緣的電場，從而提高功率器件的擊穿電壓和可靠性。

由于氧化的各向同性以及氧化硅與氮化硅之間的應力作用，LOCOS技術生成的氧化層被稱作的鳥嘴［3］。鳥嘴結構的存在對于器件性能具有顯著的影響，如其對金屬氧化物半導體場效應晶體管(metal oxide semiconductor field effect transistor，MOSFET)閾值電壓的調整(也稱窄溝效應［4］)，對功率器件橫向電場的調節(jié)等。

雖然很多半導體仿真軟件將工藝仿真和器件仿真融為一體，但工藝仿真較為復雜，增加了半導體器件的設計周期。本文提出了一種估算鳥嘴形狀的簡易模型，可以根據(jù)該模型計算出鳥嘴的基本參數(shù)，直接應用于半導體器件的仿真以及估算中去，大大節(jié)約了設計時間。

1 LOCOS工藝流程及提出的形狀模型

LOCOS工藝分為3個步驟:1)氮化硅的淀積及刻蝕(氮化硅的作用是做氧氣擴散的掩模版);2)氮場氧氧化;3)氮化硅去除，如圖1所示。值得注意的是，在氮化硅掩模版淀積之前，一般要生長一層較薄的氧化層，其目的是減小氮化硅與硅之間的應力［5］。顯然，由于氧的橫向擴散，“鳥嘴”使氮化硅掩模版定義的場氧區(qū)變得更大。

圖1 S－Tusprem4軟件仿真的LOCOS技術的工藝流程及鳥嘴的生成Fig.1 Process flow of the LOCOS and the birth of“bird's beak”by S－Tusprem4 process simulator

圖2 不同場區(qū)寬度的LOCOS上水平面圖形Fig.2 Upper shape of the LOCOSwith varied width of Field Region

本文首先對于不同場區(qū)寬度的LOCOS結構進行了仿真，得出如圖2所示的表面氧化層的形貌曲線。需要注意的是，仿真結構為對稱結構，對稱軸為虛實線X=3μm。很容易看出，隨著場區(qū)寬度的變窄，場氧厚度大大降低，這是由氧化的各向同性造成的。當場氧寬度的W無限大時的場氧上的水平面厚度)，根據(jù)經(jīng)典的氧化硅與硅的體積比例［6］，Tmax=0.55Ttotal，T是場氧上的水平面厚度，該值由Tmax和W決定。TB是氮化硅掩模版邊緣的上水平面場氧厚度，該值與場區(qū)寬度無關，只由氧化條件決定，即可以認為其與Tmax成比例。

圖3 本文提出的鳥嘴形狀模型Fig.3 Proposed model of the“bird beak”

本文利用最小二乘法，給出了擬合函數(shù)T(W，Tmax)為

圖4為擬合曲線與仿真數(shù)據(jù)的對比，其平均擬合平方誤差(rootmean square error，RMSE)為7e－4。根據(jù)圖4的曲線可以得知，當場氧寬度無限長的情況下，其厚度趨于一定值，也即是本文中的Tmax。另一方面，當場氧寬度降低時，場氧厚度也大大減弱，這與應力及氧化過程中的負載效應有關。

圖4 場氧厚度隨場區(qū)寬度的函數(shù)擬合Fig.4 Fitting of the function for the thickness of the field oxide vs width of the field oxide

本文提出的模型如圖3所示，其中Tmax是指在一維條件下除去薄氧化層的場氧上的平面高度(即

根據(jù)仿真數(shù)據(jù)，TB=0.537Tmax。根據(jù)圖2所示的工藝仿真結果，tanθ約為 0.35，則 X0=－0.2Tmax，Xt=2.666 5Tmax。至此，上半部分“鳥嘴”形狀可以用下面的分段函數(shù)Tu表示(視氮化硅掩模版邊緣為原點)

對于設計者，可首先根據(jù)工藝條件，參照Deal－Grove模型［4］，估算出Tmax的數(shù)值。接著利用設計的掩模版窗口的寬度W，計算出各段氧化層的厚度，即可迅速估算出鳥嘴的形狀，將其輸入器件仿真軟件中，即可得到相應的器件特性。

2 結論

本文通過二維數(shù)值仿真軟件得出了場氧區(qū)寬度對場氧厚度的依賴關系，然后提出了一種“鳥嘴”形狀的模型，并通過最小二乘法進行了參數(shù)擬合，以分段函數(shù)的形式給出了鳥嘴形狀的建模。該模型的建立可以使器件設計者直接跳過繁瑣的工藝仿真，直接進行器件性能的數(shù)值仿真，大大減小了器件設計的時間，具有較大的實際意義。

［1］SEIICHI ISOMAE，SHUICHI YAMAMOTO，SHIGERU AOKI，AKIO YAJIMA.Oxidation－Induced Stress in a LOCOS Structure［J］，IEEE Electron Device Letter，1986，7(6):368－367.

［2］肖小虎，高珊，陳軍寧，等.功率LDMOS中的場極板設計［J］.電子技術，2010，05:79－81.

XIAO Xiao－h(huán)u，GAO Shan，CHEN Jun－ning，etal.Design of field plate in power LDMOS［J］.Electronic Technology2010，05:79－81.

［3］戚盛勇，金曉冬.MOS器件“鳥嘴區(qū)”電學特性研究”［J］.半導體學報，1996，17(12):902－906.

QI Sheng－yong，JIN Xiao－dong.Electrical characteristics of‘beak area’by MOS devices［J］.Journal of Semiconductors，1996，17(12):902－906.

［4］LIE HERBERT，HONG K M，CHENG Y C，et al.The Narrow－Channel Effect in MOSFET'sWith Semi－Recessed Oxide Structures［J］.IEEE Transaction on Electron Device，1990，37(3):692－701.

［5］唐碧華，劉元安.部分導體柱的靜電場［J］.北京郵電大學學報，1995，18(1):73－78.

TANG Bi－h(huán)ua，LIU Yuan－an.Electrostatic Field in some cylindrical conductor［J］.Journal of Beijing University of Posts and Telecommunications，1995，18(1):73－78.

［6］KOBAYASHI Toshio，NAKAYAMA Satoshi，MIYAKE Masayasu，et al.Nitrogen In－Situ Doped Poly Buffer LOCOS:Simple and Scalable Isolation Technology for Deep－Submicron Silicon Devices［J］.IEEE Transaction on E－lectron Devices，1996，43(2):311－317.

(編輯:王敏琦)