王 祥

（韓山師范學(xué)院物理與電子工程系，廣東潮州 521041）

用電容和電導(dǎo)測(cè)量法研究SiNx/nc-Si/SiNx雙勢(shì)壘結(jié)構(gòu)界面特性

王 祥

（韓山師范學(xué)院物理與電子工程系，廣東潮州 521041）

利用等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)技術(shù),淀積a-SiNx/nc-Si/a-SiNx不對(duì)稱雙勢(shì)壘存儲(chǔ)結(jié)構(gòu).通過電容和電導(dǎo)測(cè)試研究結(jié)構(gòu)的界面態(tài)特性.實(shí)驗(yàn)結(jié)果表明，采用PECVD方法制備的不對(duì)稱存儲(chǔ)結(jié)構(gòu)的界面特性良好，其界面態(tài)密度為3×1010cm-2eV-1.

界面態(tài)；不對(duì)稱雙勢(shì)壘結(jié)構(gòu)；電容測(cè)量法；電導(dǎo)測(cè)量法

近年來，半導(dǎo)體納米結(jié)構(gòu)引起了人們極大的興趣，特別是基于納米硅量子點(diǎn)的雙勢(shì)壘結(jié)構(gòu)和多層膜結(jié)構(gòu).因?yàn)楣杌Y(jié)構(gòu)可以和現(xiàn)代微電子技術(shù)高度兼容，可以利用現(xiàn)有成熟的硅工藝制備出高質(zhì)量的納米器件結(jié)構(gòu)，由于在納米尺度下量子尺寸效應(yīng)所產(chǎn)生的許多新奇的物理現(xiàn)象，使得這種結(jié)構(gòu)成為許多納米電子器件的基本結(jié)構(gòu)，因而引起世界范圍內(nèi)的廣泛關(guān)注[1-4].如何制備出高質(zhì)量的nc-Si量子點(diǎn)和納米結(jié)構(gòu)是研究其電學(xué)性質(zhì)和最終實(shí)現(xiàn)其器件應(yīng)用的關(guān)鍵問題，而制備高質(zhì)量的納米電子器件結(jié)構(gòu)的重點(diǎn)是控制結(jié)構(gòu)的界面態(tài)密度.較高的界面態(tài)密度嚴(yán)重影響納米電子器件的性能和正常運(yùn)行.如界面態(tài)可以起產(chǎn)生、復(fù)合中心作用，還可以起到散射中心作用，使pn結(jié)反向漏電流增加、雙極性晶體管小電流時(shí)電流增益下降，使MOS晶體管跨導(dǎo)降低、頻率特性和閥電壓不穩(wěn)定.界面態(tài)可以俘獲和釋放電荷，嚴(yán)重惡化納米存儲(chǔ)器件以及隧穿器件的性能.一般情況下界面態(tài)密度與器件制造工藝密切相關(guān)，通過適當(dāng)?shù)耐嘶鸸に嚱档徒缑鎽B(tài)密度.因此，界面態(tài)密度的測(cè)量對(duì)于研究器件特性、監(jiān)控工藝質(zhì)量、提高器件性能尤為重要.

本文采用電容和電導(dǎo)特性測(cè)量法來研究硅基雙勢(shì)壘存儲(chǔ)結(jié)構(gòu)界面態(tài)密度，不僅能夠測(cè)出禁帶中較大能量范圍內(nèi)的界面態(tài)密度分布，還能測(cè)出表面勢(shì)[5].該方法靈敏度高、操作簡(jiǎn)便、對(duì)樣品結(jié)構(gòu)要求不高.近年來，在GeSi半導(dǎo)體量子點(diǎn)、超晶格能帶結(jié)構(gòu)、High-K材料和單電子存儲(chǔ)器等方面都有廣泛的應(yīng)用.

1 a-SiNx/nc-Si/a-SiNx雙勢(shì)壘結(jié)構(gòu)的制備

采用的方法是在大氫稀釋的氣氛中逐層（layer by layer）生長(zhǎng)nc-Si量子點(diǎn)，在PECVD系統(tǒng)中一次性原位淀積整個(gè)a-SiNx/nc-Si/a-SiNx不對(duì)稱雙勢(shì)壘結(jié)構(gòu)，從而減小了外界環(huán)境因素對(duì)結(jié)構(gòu)的影響，能夠得到質(zhì)量良好的納米結(jié)構(gòu).所用的襯底為p型硅，電阻率為6～8 Ωcm.在襯底放入PECVD系統(tǒng)生長(zhǎng)腔之前，經(jīng)過了標(biāo)準(zhǔn)的RCA清洗，并且用稀釋的氫氟酸溶液（濃度為30%HF:H2O=1:10）漂去硅襯底上的天然氧化層.實(shí)驗(yàn)中使用的射頻源的頻率為13.56 MHz，襯底溫度為250℃.在淀積整個(gè)結(jié)構(gòu)之前，為了減小界面態(tài)密度，首先對(duì)樣品進(jìn)行等離子氮化處理，在硅襯底表面形成一層高質(zhì)量的超薄氮化硅層，厚度大約為1 nm.之后再淀積一層厚度為2 nm的氮化硅層，作為隧穿層.然后利用大氫稀釋氣氛下的layer by layer技術(shù)淀積一層厚度為5 nm的nc-Si量子點(diǎn)層.最后淀積厚度大約為20 nm的氮化硅層.作為控制柵層，為了進(jìn)行電學(xué)性質(zhì)的測(cè)量，利用真空熱蒸發(fā)技術(shù)，在樣品表面上制備鋁電極，在襯底背面蒸鋁，最后經(jīng)過合金化形成歐姆接觸.

2 電容和電壓測(cè)量法的基本原理

電容-電壓（C-V）特性是指在金屬-絕緣體-半導(dǎo)體（MIS）結(jié)構(gòu)上加偏壓，同時(shí)測(cè)量其小信號(hào)電容隨外加偏壓的變化特性.理想MIS結(jié)構(gòu)不考慮金屬柵極和半導(dǎo)體之間的功函數(shù)差，不考慮絕緣層中的電荷.在理想MIS結(jié)構(gòu)上加上偏壓VG，電壓的一部分V0作用在絕緣層上，一部分作用在半導(dǎo)體表面，形成表面勢(shì)VS.可以將MIS結(jié)構(gòu)電容相當(dāng)于絕緣層電容和半導(dǎo)體空間電荷層的串聯(lián)

上式中C為MIS結(jié)構(gòu)的電容，C0為絕緣層電容，CS為半導(dǎo)體空間電荷層的電容.

在實(shí)際情況中，MIS的C-V特性還受到諸如絕緣層中的固定電荷、可動(dòng)離子、金屬功函數(shù)和界面態(tài)等因素的影響.固定電荷的存在改變了半導(dǎo)體的表面電勢(shì)，會(huì)引起C-V特性曲線的變化.例如帶正電的固定電荷的存在加大了絕緣層中的電場(chǎng)，這就需要柵電極上有更多負(fù)電荷才能恢復(fù)原有的表面勢(shì)，也就是需要更大的負(fù)電壓來建立原來的表面電勢(shì)，因此C-V曲線將會(huì)整體向負(fù)電壓方向移動(dòng).金屬功函數(shù)對(duì)C-V的影響和固定電荷一樣.下面主要討論界面態(tài)對(duì)C-V特性曲線的影響和利用MIS結(jié)構(gòu)電容特性來研究界面態(tài)的方法.在MIS結(jié)構(gòu)中，界面態(tài)又稱為界面陷阱，可以俘獲正電荷也可以俘獲負(fù)電荷，能量上位于禁帶中的分立或連續(xù)的能級(jí).當(dāng)MIS結(jié)構(gòu)偏壓變化時(shí)，表面能帶發(fā)生彎曲，表面電勢(shì)改變.但在平衡狀態(tài)下，半導(dǎo)體的體內(nèi)與表面處的費(fèi)米能級(jí)是恒定的，這就意味著表面處的界面陷阱能級(jí)和費(fèi)米能級(jí)的相對(duì)位置發(fā)生變化.隨著這種變化，界面陷阱能級(jí)中電子的填充狀態(tài)也將改變.例如，費(fèi)米能級(jí)位于界面陷阱能級(jí)之上時(shí)，受主界面陷阱將帶負(fù)電；費(fèi)米能級(jí)位于界面陷阱之下時(shí)，界面陷阱將帶正電.界面陷阱帶電狀態(tài)的變化將使界面出現(xiàn)過剩電荷，這將引起C-V特性發(fā)生漂移.但它和固定電荷引起的C-V特性平移不同，固定電荷使C-V特性只發(fā)生平移，而界面陷阱除了使C-V特性移動(dòng)之外，還引起其形狀發(fā)生變化，這是因?yàn)榻缑嫦葳逯械碾姾闪勘旧磉€隨表面電勢(shì)或偏壓變化造成的.界面陷阱可以等效為一個(gè)電容Cit，和半導(dǎo)體空間電荷層電容相并聯(lián)，這時(shí)結(jié)構(gòu)總電容為

因?yàn)榻缑嫦葳宓某浞烹娪幸欢ǖ念l率響應(yīng)，在很高的頻率下，界面的充放電速率跟不上信號(hào)的變化，則界面陷阱電容Cit=0.故高頻C-V特性不包括Cit的成份.

利用低頻和高頻C-V特性的差異可測(cè)量界面態(tài)陷阱的密度.這種方法就是最常用來確定界面態(tài)方法，稱為準(zhǔn)靜態(tài)電容法.消去（3）和（4）中的CS，可以得到界面態(tài)電容的表達(dá)形式

因?yàn)榻缑鎽B(tài)密度定義為單位面積、單位能量間隔內(nèi)的界面態(tài)能級(jí)數(shù)，因此，當(dāng)表面勢(shì)變化dVg時(shí)，界面態(tài)中電荷的變化量為

式中dQ為單位面積下的電荷量.則界面態(tài)密度[6]

其中，Dit為界面態(tài)密度，C0為絕緣層的單位面積電容，CLF為低頻（準(zhǔn)靜態(tài)）下的C-V曲線中的電容值，CHF為高頻下C-V曲線的電容值.為了獲得界面態(tài)密度的分布情況，還必須知道表面勢(shì)和柵壓之間的關(guān)系，Berglund提出了一個(gè)簡(jiǎn)單的計(jì)算方法[7]：

其中Δ為VG=VG1時(shí)的表面勢(shì)的值.

用電導(dǎo)的方法來測(cè)量界面態(tài)的方法最早是由Bell實(shí)驗(yàn)室的Nicollian和Goetzberge[8]在1967年提出，被公認(rèn)為是測(cè)量界面態(tài)靈敏度最高的方法.用這種方法可以獲得大小在109cm-2eV-1量級(jí)的界面態(tài)，而且還可以得到耗盡區(qū)和弱反型區(qū)的界面態(tài)密度的值，可以獲得載流子的俘獲截面和表面勢(shì)波動(dòng)等信息，是獲取界面態(tài)信息最完備的方法.

電導(dǎo)測(cè)量法基于對(duì)MIS結(jié)構(gòu)等效并聯(lián)單位電導(dǎo)Gm和單位面積電容Gm的測(cè)量.圖1給出了MIS結(jié)構(gòu)的等效電路，如圖1(a)所示，MIS結(jié)構(gòu)可以等效為如下部分組成的電路：絕緣層單位電容G0，半導(dǎo)體空間電荷層電容GS，界面態(tài)單位面積電容Git和其對(duì)應(yīng)的電阻R,這個(gè)電阻對(duì)應(yīng)于界面態(tài)對(duì)載流子俘獲和發(fā)射過程中所引起的交流損耗.圖1(b)為圖1(a)的等效電路，圖1(c)為實(shí)際測(cè)量時(shí)采用的并聯(lián)模式時(shí)的等效電路圖.這里只給出最終的結(jié)果.當(dāng)界面態(tài)為單能級(jí)時(shí)，等效的平行電導(dǎo)Gp為

圖1 MIS結(jié)構(gòu)的等效電路圖

當(dāng)界面態(tài)為連續(xù)能級(jí)時(shí),

其中ω為測(cè)試頻率，τ為與界面態(tài)相關(guān)的時(shí)間常數(shù)，Dit為界面態(tài)密度.對(duì)（9）式，當(dāng)ωτ=1時(shí)Gp/ω有最大值，而對(duì)（10）式，當(dāng)ωτ=1.98時(shí)，Gp/ω有最大值.通過實(shí)驗(yàn)得到Gp/ω—f曲線的峰值來計(jì)算界面態(tài)密度Dit和時(shí)間常數(shù)τ.另外，實(shí)驗(yàn)中得到的電容值和電壓值是圖1(c)中的Cm和Gm，它不能用來直接代入(9)和(10)中計(jì)算態(tài)密度，必須首先通過圖1(b)和圖1(c)之間的等效關(guān)系進(jìn)行轉(zhuǎn)換，即：

為了得到a-SiNx/nc-Si/a-SiNx雙勢(shì)壘結(jié)構(gòu)的界面態(tài)密度，室溫下利用Agilent 4284A precision LCR meter測(cè)量樣品變頻率C-V和電導(dǎo)-電壓特性曲線，測(cè)試中所用的交流信號(hào)的幅度為20 mV，偏壓掃描方向是從電荷積累區(qū)掃描到電荷反型區(qū)，掃描范圍從-2.5 V到+1.5 V.交流測(cè)試信號(hào)的頻率在1 MHz到1 kHz之間.圖2和圖3分別為a-SiNx/nc-Si/a-SiNx雙勢(shì)壘結(jié)構(gòu)的變頻率電容-電壓和電導(dǎo)-電壓測(cè)試結(jié)果.

圖2 a-SiNx/nc-Si/a-SiNx/c-Si樣品的變頻C-V曲線

圖3 a-SiNx/nc-Si/a-SiNx/c-Si樣品的變頻G-V曲線

公式(7)估算了界面態(tài)密度在禁帶中的分布情況，如圖4所示.將圖2中高頻（1 MHz）和準(zhǔn)靜態(tài)（1kHz）C-V曲線數(shù)據(jù)帶入式(7)，得到樣品界面態(tài)密度隨著偏壓的變化關(guān)系.為了得到界面態(tài)密度在禁帶中分布情況，還必須獲得偏壓和表面勢(shì)間的變化關(guān)系.利用式(8)，得到了偏壓和表面勢(shì)的變化關(guān)系，如圖4的插圖所示.從圖4中可以得出在禁帶中央附近界面態(tài)的密度為1×1010cm-2eV-1，說明樣品界面狀況良好.利用電導(dǎo)公式(10)估算了樣品結(jié)構(gòu)的最大界面態(tài)密度，將圖3中的G-V數(shù)據(jù)代入，估算了樣品的最大界面態(tài)密度為3×1010cm-2eV-1.以上結(jié)果表明了樣品的界面態(tài)密度很小，比nc-Si量子點(diǎn)的密度小一個(gè)數(shù)量級(jí)，可以忽略界面態(tài)對(duì)電荷存儲(chǔ)的貢獻(xiàn)，所以電荷是主要儲(chǔ)存于nc-Si量子點(diǎn)的分立能級(jí)中.

圖4 a-SiNx/nc-Si/a-SiNx/c-Si樣品的界面態(tài)在禁帶中的分布

在測(cè)量界面態(tài)密度的眾多方法中，高頻C-V法雖然簡(jiǎn)單，但為了得到界面態(tài)在禁帶中的分布，需要借助于圖解微分來分析數(shù)據(jù)，而且精度和靈敏度不高.溫度法的測(cè)試和計(jì)算都很簡(jiǎn)單，但可測(cè)的能量范圍較窄，而且靈敏度較低.本文采用準(zhǔn)靜態(tài)電容電導(dǎo)法測(cè)量簡(jiǎn)單，不僅能夠測(cè)出禁帶中較大能量范圍內(nèi)的界面態(tài)密度分布，同時(shí)測(cè)出表面勢(shì)，具有很高的測(cè)量精度，操作簡(jiǎn)便，測(cè)試所需的樣品結(jié)構(gòu)簡(jiǎn)單.在GeSi半導(dǎo)體量子點(diǎn)、超晶格能帶結(jié)構(gòu)、High-K材料和單電子存儲(chǔ)器等方面都有廣泛的應(yīng)用.

[1]ASHOORI R C,STORMER H L,WEINER J S,et al.N-electron ground state energies of a quantum dot in magnetic field[J].Phys.Rev.Lett.1993（71）：613-616.

[2]ASHOORI R C.Electrons in artificial atoms[J].Nature,1996（379）：413-419.

[3]MEDEIROS-RIBEIRO LEONARD G D,PETROFF P M.Electron and hole energy levels in InAs self-assembled quantum dots[J].Appl.Phys.Lett.1995（66）：1767-1769.

[4]ZHANG S K,ZHU H J,LU F,et al.Coulomb Charging Effect in Self-Assembled Ge Quantum Dots Studied by Admittance Spec?troscopy[J].Phys.Rev.Lett.1998（80），3340-3343.

[5]FANG LU,DAWEI GONG,JIANBAO WANG,et al.Capacitance-voltage characteristics of a Schottky junction containing SiGe/Si quantum wells[J].Phys.Rev.B,1996（53）：4 623-4 629.

[6]Schroder D K.Semiconductor Material and Device Characterization[M].John Wiley&Sons,Inc.1990：258-259.

[7]BERGLUND C N.Surface states at steam-grown slicon-slicon dioxide interfaces[J].IEEE Trans.Electron Dev.,1966ED-13,701-705.

[8]NICOLLIAN E H,GEOTZBERGER A.The Si-SiO2 interface-electrical properties as determined by the metal-insulator-silicon conductance technique[J].Bell Syst.Tech.J.1967（46）：1055-1058.

Interface Characteristic of SiNx/nc-Si/SiNx Structure Investigated by the Capacitance and Conductance Technique Measurement

WANG Xiang

（Department of Physics and Electronic Engineering,Hanshan Normal University,Chaozhou 521041 China）

The a-SiNx/nc-Si/a-SiNx sandwiched structures are fabricated in a plasma enhanced chemical vapour deposition(PECVD)system on n-type Si substrate.The interface characteristic of the a-SiNx/nc-Si/a-SiNx sandwiched structure was studied by the capacitance-voltage and conductance-voltage measurenent.The experimental results demonstrate that the interface of the sandwiched structure fabricated by PECVD technique has good quality.The interface density of the structure is calculated to be 3×1010cm-2eV-1by the capacitance and conductance method.

interface state;double barriers structure;capacitance-voltage method;conductance-voltage method

TN386；O472 < class="emphasis_bold">文獻(xiàn)標(biāo)識(shí)碼：A

A

1007-6883(2011)03-0037-05

2010-12-06

廣東高校優(yōu)秀青年創(chuàng)新人才培養(yǎng)計(jì)劃項(xiàng)目（LYM09101）．

王祥（1980-），男，江蘇淮安人，韓山師范學(xué)院物理與電子工程系副教授，博士.

責(zé)任編輯 朱本華