楊昆，朱家昌，吉勇，李軼楠，李楊

（無錫中微高科電子有限公司，江蘇無錫 214035）

0 引言

消費(fèi)電子與移動(dòng)通信產(chǎn)品朝著輕薄短小、多功能、高可靠度與低成本化的趨勢(shì)發(fā)展，要求IC 具有更多的I/O 端口、更高的密度、更優(yōu)異的電和熱性能、更多的功能、更高的可靠性和性價(jià)比。為了應(yīng)對(duì)這些挑戰(zhàn)，芯片級(jí)封裝（CSP）、系統(tǒng)級(jí)封裝（SiP）、晶圓級(jí)封裝（WLP）以及層疊封裝（PoP）等新型封裝技術(shù)得到了發(fā)展[1]。封裝基板埋置技術(shù)也是為應(yīng)對(duì)這一挑戰(zhàn)而提出的解決方案之一，它將有源、無源元件埋入封裝基板，充分利用基板內(nèi)部空間，釋放更多表面空間，是減小封裝體積的一種重要途徑，因此元件的內(nèi)埋化成為重要的發(fā)展趨勢(shì)[1-2]。

根據(jù)國(guó)際半導(dǎo)體技術(shù)路線圖[3]，基板內(nèi)元件埋置技術(shù)可以看作SiP 的一種高級(jí)形式。相比于器件表面組裝技術(shù)（SMT），基板內(nèi)元件埋置技術(shù)的優(yōu)勢(shì)主要表現(xiàn)在可以縮短信號(hào)傳輸?shù)穆窂剑瑴p少信號(hào)串?dāng)_、噪聲和電磁干擾，提高信號(hào)的傳輸速度，同時(shí)還可以節(jié)省線路板的面積，減輕質(zhì)量，提高產(chǎn)品的可靠性并降低制造成本，這些優(yōu)勢(shì)可以更好地滿足電子產(chǎn)品的高頻應(yīng)用需求以及輕、薄、短、小等需求[1,4-5]。埋入無源元件的基板可以追溯到20 世紀(jì)70 年代開發(fā)的低溫共燒陶瓷基板（LTCC），LTCC 技術(shù)可以將電感、電容等埋入基板，該技術(shù)發(fā)展成熟并進(jìn)入了實(shí)用化，國(guó)內(nèi)外已有較多相關(guān)研究介紹[6-8]。繼陶瓷基板埋置技術(shù)之后，有機(jī)基板由于不用經(jīng)歷燒結(jié)的高溫過程，除了可以埋置電容、電感等單一元件外，還可以埋置IC 元件、模組等復(fù)雜的有源器件，同時(shí)具有可大面積加工、厚度低等優(yōu)勢(shì)，已得到快速發(fā)展[1-2]。近年來，玻璃基板具有優(yōu)異的機(jī)械、物理和光學(xué)特性，可以實(shí)現(xiàn)較好的表面平整度、尺寸穩(wěn)定性，有望進(jìn)一步提升封裝的晶體管密度上限、降低功耗，因此受到越來越多的關(guān)注[9-11]。但是玻璃基板技術(shù)距離實(shí)現(xiàn)量產(chǎn)還需要一些時(shí)間，要替代有機(jī)基板還需要突破材料制備、成本及良率等問題，目前對(duì)玻璃基板芯片埋置技術(shù)的相關(guān)研究較少[12-13]。有機(jī)封裝基板在過去幾十年中一直是該行業(yè)的支柱，本文主要介紹有機(jī)封裝基板的芯片埋置技術(shù)，相對(duì)于電容、電感等單一元件的埋置，在有機(jī)基板內(nèi)進(jìn)行芯片埋置的難度更高，需要更高的精度控制、外形尺寸控制，并需要解決產(chǎn)品集成度、散熱設(shè)計(jì)優(yōu)化及信號(hào)控制等一系列問題，同時(shí)要保證埋置基板的產(chǎn)品良率以減少芯片損失等，本文將詳細(xì)介紹封裝基板的芯片埋置工藝路線以及不同的芯片埋置基板技術(shù)典型案例。

1 芯片埋置技術(shù)工藝路線

根據(jù)芯片在封裝基板制造過程中的埋置先后順序，芯片埋置技術(shù)可簡(jiǎn)單地分為芯片前置與芯片后置2 種不同的工藝路線[5]。

1.1 芯片前置

芯片前置是指先放置芯片然后在其上構(gòu)建互聯(lián)的過程，早期GE 公司和Intel 公司、德國(guó)弗勞恩霍夫可靠性和微結(jié)構(gòu)研究所（Fraunhofer IZM）等率先提出芯片前置技術(shù)并在該技術(shù)的研發(fā)上做了大量工作[14-16]。GE 公司是最早提出將芯片埋入基板的公司，是芯片埋置技術(shù)開發(fā)的先驅(qū)者。20 世紀(jì)90 年代，GE 公司基于芯片前置方案搭建了一種基于聚酰亞胺薄膜的鍍銅埋置平臺(tái)，并發(fā)展出一種電源覆蓋工藝技術(shù)（POL）[14]。GE 公司的POL 工藝平臺(tái)通過直接鍍銅連接芯片取代了焊線連接，在降低寄生互聯(lián)電感和熱性能方面具有很好的優(yōu)勢(shì)，半導(dǎo)體管芯被夾在管芯兩側(cè)的Cu 層之間，可以提供雙面散熱通道和內(nèi)部電磁干擾（EMI）屏蔽。GE 公司根據(jù)后續(xù)工藝步驟的不同在POL 工藝的基礎(chǔ)上繼續(xù)開發(fā)了ePOL、WPOL、POL-MCM、POL-kW等封裝類型。

BOETTCHER 等[16]報(bào)道了一種具有2 層金屬結(jié)構(gòu)的層壓封裝埋置技術(shù)，其具體工藝流程如下。a）芯片貼裝。將芯片通過裝片膠或芯片黏接膜（DAF）貼裝在載板上，在該步驟中，裝片的精度至關(guān)重要，DAF 膜有更好的共面性，有利于對(duì)埋置后芯片上層樹脂厚度的控制。b）涂樹脂銅箔（RCC）層壓。芯片貼裝在載板上之后，用一塊RCC 在真空條件下與芯片壓合。c）激光鉆孔。通過激光鉆孔工藝使芯片PAD 露出，同時(shí)還可以在芯板上進(jìn)行通孔加工；激光鉆孔工藝中可以先采用UV 激光對(duì)表面銅層加工，后用CO2激光對(duì)樹脂孔進(jìn)行快速加工。d）金屬化。金屬化前需清理孔內(nèi)及芯片PAD 上的樹脂殘?jiān)?、粗化孔壁，通過電鍍銅工藝進(jìn)行填孔電鍍，實(shí)現(xiàn)芯片和外部電路連接。e）線路圖案化。利用光刻等工藝實(shí)現(xiàn)外層線路圖形化制作，最后進(jìn)行阻焊層加工，進(jìn)而完成基板的加工。該層壓封裝埋置技術(shù)工藝過程如圖1 所示。

圖1 層壓封裝埋置技術(shù)工藝過程[16]

相對(duì)于傳統(tǒng)封裝結(jié)構(gòu)（芯片鍵合在基板上方），這種芯片前置埋置結(jié)構(gòu)可以明顯降低封裝高度，同時(shí)芯片與基板直接金屬連接的方式比引線鍵合、倒裝焊連接方式的可靠性更高。當(dāng)然，這種簡(jiǎn)單的埋置結(jié)構(gòu)只適用于I/O 數(shù)量少的器件，同時(shí)芯片埋置加工也會(huì)帶來額外的挑戰(zhàn)，如芯片裝片精度、層壓時(shí)芯片移動(dòng)以及樹脂和芯片之間的熱失配可能導(dǎo)致的分層開裂情況。

1.2 芯片后置

與芯片前置相對(duì)應(yīng)，芯片后置是指先單獨(dú)構(gòu)建互聯(lián)，然后將芯片裝配在其頂部，率先對(duì)芯片后置技術(shù)進(jìn)行開發(fā)的代表單位為喬治亞理工學(xué)院。喬治亞州理工學(xué)院于2010 年報(bào)道了一種采用有源和無源元件后置的新型有機(jī)基板埋置技術(shù)[5]，在單顆封裝體/模塊中實(shí)現(xiàn)了多個(gè)有源和無源元件埋置，旨在滿足高度集成系統(tǒng)的需求，該有機(jī)基板埋置結(jié)構(gòu)如圖2 所示。

圖2 有機(jī)基板埋置結(jié)構(gòu)[5]

該結(jié)構(gòu)關(guān)鍵的工藝流程包括2 部分：一是構(gòu)建空腔，在已知合格基板上通過等離子體、激光等技術(shù)在介質(zhì)層中制造高精度空腔，清潔空腔以露出空腔內(nèi)的細(xì)間距金屬焊盤，采用化學(xué)鍍鎳浸金工藝對(duì)空腔內(nèi)部和基板表面的焊盤進(jìn)行保護(hù)；二是超細(xì)節(jié)距銅微凸點(diǎn)的芯片互聯(lián)，該研究團(tuán)隊(duì)采用了一種新型銅微凸點(diǎn)低溫鍵合工藝將硅芯片嵌入基板空腔。

相對(duì)于芯片前置技術(shù)，芯片后置的優(yōu)勢(shì)有很多，比如可通過不同深度的空腔實(shí)現(xiàn)對(duì)不同厚度或者不同材料的芯片進(jìn)行埋置，可以很好地解決芯片前置技術(shù)中出現(xiàn)的芯片尺寸限制、層壓芯片的位置穩(wěn)定性問題；在埋置組裝前選用已知合格芯片和預(yù)測(cè)試合格基板，可大大提升埋置基板的良率、產(chǎn)量，降低損失；可更容易實(shí)現(xiàn)返工、維修（如有必要）；芯片后置的結(jié)構(gòu)中芯片一般在基板最外層，更容易進(jìn)行散熱；工藝流程對(duì)基板加工的基礎(chǔ)設(shè)施改動(dòng)影響較小，并具有更快的交期、更短的上市時(shí)間等諸多優(yōu)點(diǎn)[5]。

2 芯片埋置技術(shù)典型方案

經(jīng)過多年的研究與發(fā)展，芯片埋置技術(shù)目前已經(jīng)在封裝基板市場(chǎng)占有一席之地，隨著電子器件的小型化和高性能化，奧特斯（AT&S）、新光電氣（Shinko Electric）、日月光（ASE）等公司在芯片埋置基板市場(chǎng)展開了激烈競(jìng)爭(zhēng)。埋置基板產(chǎn)品由于自身的特殊性，在工藝技術(shù)上存在各種挑戰(zhàn)，因此除了基板廠之外，封測(cè)廠、電子元件制造商以及專業(yè)的研發(fā)機(jī)構(gòu)等也會(huì)針對(duì)不同產(chǎn)品直接開發(fā)相應(yīng)的芯片埋置技術(shù)。

2.1 SESUB

SESUB 是TDK 公司獨(dú)立開發(fā)的一種芯片埋置基板技術(shù)，該技術(shù)可實(shí)現(xiàn)無源和有源元件的垂直集成，并采用板級(jí)埋置加工工藝，對(duì)于SiP 模組來說是一個(gè)有吸引力的解決方案。

SIEROSHTAN 等[17]于2012 年報(bào)道了一款采用SESUB 技術(shù)加工的SiP 模組，SiP 模組樣品截面如圖3（a）所示，該SESUB 基板厚300 μm，包括4 層布線、3層介電層以及上下阻焊層，芯片嵌入在介電層Resin 2中，并與金屬層Layer 3 連接。為了控制總厚度，埋置的芯片一般會(huì)被減薄到50～100 μm，同時(shí)嵌入的芯片可根據(jù)上下互聯(lián)密度的不同選擇“Face-up”或“Face-down”放置方式。芯片被埋置在基板的中間位置，采用激光開孔的方式使芯片焊盤露出，然后進(jìn)行圖形化以使芯片與基板連接，隨后加工形成最終的基板。

圖3 TDK 公司采用SESUB 技術(shù)加工的SiP 模組[17]

使用SESUB 技術(shù)前后具有相同功能的2 個(gè)SiP模組尺寸對(duì)比如圖3（b）所示。很明顯，采用SESUB 技術(shù)方案的模組面積幾乎只有標(biāo)準(zhǔn)層壓基板SiP 模組的一半。標(biāo)準(zhǔn)層壓基板SiP 模組表面貼裝的器件受限于表面尺寸，SESUB 技術(shù)由于可以將芯片埋置到有機(jī)基板內(nèi)部，從而提高了集成度，同時(shí)小尺寸、低成本和快速上市等優(yōu)勢(shì)使采用SESUB 技術(shù)方案的SiP 產(chǎn)品更具有競(jìng)爭(zhēng)力。目前SESUB 技術(shù)主要用于功能電路的微模塊化，該技術(shù)特別適用于可穿戴設(shè)備、醫(yī)療設(shè)備或智慧家庭產(chǎn)品，其典型應(yīng)用有智能手機(jī)的高性能電源管理單元（PMU）以及藍(lán)牙模組等。

2.2 ChipsetT

ChipsetT 技術(shù)是由 FlipChip International 和Fujikura 公司于2011 年提出的柔性基板芯片埋置技術(shù)[18-19]，該技術(shù)利用柔性聚酰亞胺層實(shí)現(xiàn)超薄封裝，是一種SiP 解決方案，可以實(shí)現(xiàn)單個(gè)或多個(gè)芯片的埋置。

ChipsetT 工藝流程如下。

a）芯片埋置前加工。該技術(shù)在芯片埋置前需要利用重布線層（RDL）技術(shù)對(duì)芯片PAD 進(jìn)行重新布局，重新布局后的芯片表面如圖4 所示。

圖4 重新布局后的芯片表面[19]

b）基板層壓材料加工。采用柔性電路板工藝對(duì)每層單面覆銅板和雙面覆銅板進(jìn)行相應(yīng)的線路加工、開孔、導(dǎo)電漿料填孔等工序，完成每層線路的加工，圖5為基板層壓材料加工示意圖。

圖5 基板層壓材料加工示意圖[19]

c）層壓成型。采用共層壓工藝將所有加工好的芯片、覆銅板材料按順序堆層，然后加熱、層壓，在層壓過程中導(dǎo)電漿料會(huì)燒結(jié)連接每層的線路和芯片的PAD，最后進(jìn)行阻焊層加工、打標(biāo)、切割等后端工序，完成基板加工，共層壓工藝流程如圖6 所示。

圖6 共層壓工藝流程[19]

ChipsetT 工藝具有諸多優(yōu)勢(shì)：有利于優(yōu)化基板設(shè)計(jì)，芯片埋置前利用RDL 技術(shù)對(duì)芯片PAD 進(jìn)行重新布局，可使基板有更好的布線間距及空間，在設(shè)計(jì)上具有很大的靈活性；層壓前每層布線層和芯片都經(jīng)過篩選，剔除不良，可以大幅度提升產(chǎn)品良率；可以適配成熟制程和大批量生產(chǎn)設(shè)備。這些優(yōu)勢(shì)可以保證ChipsetT 解決方案的成本效益，對(duì)于高度集成組件的應(yīng)用來說是一個(gè)很好的解決方案。ChipsetT 技術(shù)主要瞄準(zhǔn)智能手機(jī)、平板電腦、醫(yī)療診斷、汽車、安全、傳感器和光伏等目標(biāo)終端市場(chǎng)，可以為MEMS 模塊、電源模塊、控制模塊等產(chǎn)品提供超薄和極低成本的芯片封裝支持。

2.3 MCeP

MCeP 技術(shù)是由Shinko Electric 公司于2008 年左右開發(fā)的一種埋置封裝基板技術(shù)[20]，該技術(shù)的開發(fā)旨在解決傳統(tǒng)PoP 封裝結(jié)構(gòu)的一些問題。傳統(tǒng)的PoP 結(jié)構(gòu)如圖7（a）所示，其底層封裝形式通常是倒裝芯片球柵陣列（FC-BGA）封裝，上層通常是存儲(chǔ)器件的封裝。傳統(tǒng)PoP 結(jié)構(gòu)會(huì)存在一些問題，如封裝翹曲較大，為了控制翹曲，封裝時(shí)通常會(huì)使用更厚的基板，導(dǎo)致封裝體的總高度明顯增加。MCeP 由底部基板、上層基板和模封樹脂組成，IC 和其他無源器件被埋置在上層基板和底部基板2 個(gè)基板內(nèi)部，類似三明治結(jié)構(gòu)，如圖7（b）所示。正是由于其上層基板和底部基板形成的對(duì)稱結(jié)構(gòu)，MCeP 翹曲非常小，MCeP 樣品如圖7（c）所示[21]。

圖7 傳統(tǒng)PoP 結(jié)構(gòu)、MCeP 結(jié)構(gòu)與樣品圖[21]

MCeP 技術(shù)本質(zhì)上是一種多基板組裝工藝技術(shù)，整個(gè)MCeP 工藝流程均使用成熟的封裝技術(shù)，因此具有高可靠性和高良率。MCeP 的工藝流程主要可分為以下幾個(gè)部分：首先使用倒裝焊將裸芯片安裝在底部基板上；然后上層基板和底部基板通過銅核球進(jìn)行焊接，采用銅核球主要是為了防止焊球塌陷，可以使上層基板和底部基板之間保持特定的距離，2 個(gè)基板之間的空隙采用模封樹脂等進(jìn)行填充；最后在底部基板進(jìn)行植球，完成MCeP 封裝基板結(jié)構(gòu)。MCeP 用傳統(tǒng)的組裝工藝組裝IC 芯片和有源/無源元件，結(jié)構(gòu)穩(wěn)定，在實(shí)現(xiàn)低翹曲的同時(shí)降低尺寸，封裝體表面具有高設(shè)計(jì)靈活性，該技術(shù)主要應(yīng)用于移動(dòng)設(shè)備及AR/VR 的應(yīng)用處理器、圖像處理器、無人機(jī)應(yīng)用處理器、物聯(lián)網(wǎng)產(chǎn)品（如智能手表等）、天線組件、固態(tài)硬盤的內(nèi)存控制器等多種類型產(chǎn)品。

2.4 FC-EIC

CoIoS結(jié)構(gòu)是一種基于硅中介層的封裝結(jié)構(gòu)，一般將芯片放置在包含RDL 布線層的硅中介層上實(shí)現(xiàn)高密度互聯(lián)，硅中介層通過焊料與封裝基板相連。FC-EIC是由Unimicron 公司于2013 年提出的一種封裝基板技術(shù)[22]。CoIoS 與FC-EIC 結(jié)構(gòu)如圖8 所示。在FC-EIC 結(jié)構(gòu)中，硅中介層埋置在了封裝基板內(nèi)形成EIC，芯片通過倒裝的方式與EIC 互聯(lián)。相對(duì)于CoIoS封裝結(jié)構(gòu)，F(xiàn)C-EIC 結(jié)構(gòu)中的硅中介層與基板間的連接采用Cu-Cu 互連方式，減少了焊料的使用，可以實(shí)現(xiàn)更小的封裝體積、更優(yōu)異的電性能（較低的電阻和電感）；FC-EIC 結(jié)構(gòu)可采用更薄的硅中介層（30 μm/50 μm）埋入基板，更薄的硅中介層在孔加工和孔電鍍時(shí)的難度及加工成本更低；另外，F(xiàn)C-EIC 結(jié)構(gòu)中的硅中介層還可以用玻璃中介層進(jìn)行替代，玻璃中介層具有更好的高頻低損耗特性、更高平整度以及可調(diào)的熱膨脹系數(shù)（CTE）[23]。

圖8 CoIoS 與FC-EIC 結(jié)構(gòu)[22]

EIC 的主要加工工藝流程如下：a）硅中介層臨時(shí)鍵合，將經(jīng)過RDL 加工的硅中介層臨時(shí)鍵合在具有適當(dāng)CTE 的硅片、玻璃或金屬載體上；b）ABF 層壓，采用ABF 膜將硅中介層覆蓋層壓；c）基板布線加工，通過激光鉆孔在層壓的ABF 膜上形成通孔，然后通過種子層、圖形化、鍍銅、去膜、刻蝕種子層等工藝實(shí)現(xiàn)線路加工，重復(fù)進(jìn)行直到完成布線；d）阻焊層加工、解鍵合、切割等。EIC 的部分加工工藝流程如圖9 所示，由于EIC 結(jié)構(gòu)的不對(duì)稱性，EIC 工藝面臨的一個(gè)非常具有挑戰(zhàn)性的問題是翹曲，可通過在壓膜時(shí)選用具有不同CTE 的ABF 材料來控制翹曲。

圖9 EIC 的部分加工工藝流程[22]

EIC 技術(shù)可以利用硅/玻璃中介層為多芯片集成提供SiP 平臺(tái)，這種結(jié)構(gòu)避免了中介層與基板間的焊料和底填膠的使用，可以使用板級(jí)工藝制造，在降低成本的同時(shí)兼具更薄的厚度，該封裝結(jié)構(gòu)在面向手機(jī)等移動(dòng)終端產(chǎn)品時(shí)是更為有利的。

2.5 eHDF 與i-THOP

eHDF 與i-THOP 技術(shù)均屬于無TXV 的高密度封裝方案，主要是面對(duì)高性能計(jì)算（HPC）中的邏輯和高帶寬存儲(chǔ)器（HBM）接口互聯(lián)需求不斷增加而提出的解決方案。eHDF 是SiPlus 公司的一種新型無硅通孔（TSV）封裝基板技術(shù)，該結(jié)構(gòu)由HU 等[24]于2015 年提出，旨在滿足異構(gòu)集成、小尺寸、薄型化和低成本封裝的要求，采用高密度膜（HDF）代替硅中介層直接與無芯基板相連。有硅中介層封裝結(jié)構(gòu)與eHDF 封裝結(jié)構(gòu)對(duì)比如圖10 所示，相對(duì)于有硅中介層封裝結(jié)構(gòu)，eHDF基板可以減少焊接點(diǎn)、降低封裝的高度及重量、降低整個(gè)系統(tǒng)組裝和中間測(cè)試的成本。

圖10 有硅中介層封裝結(jié)構(gòu)與eHDF 封裝結(jié)構(gòu)對(duì)比[24]

eHDF 基板的加工需要使用2 種工藝平臺(tái)：半導(dǎo)體精細(xì)線路加工工藝平臺(tái)和板級(jí)層壓基板加工工藝平臺(tái)。加工工藝流程如圖11（a）～（c）所示，主要分2 個(gè)部分進(jìn)行：一是通過半導(dǎo)體精細(xì)線加工技術(shù)在載體1的臨時(shí)鍵合層頂部進(jìn)行精細(xì)線路加工，一般通過3 層布線形成薄膜RDL1，完成薄膜RDL1 之后進(jìn)行解鍵合、切割，形成RDL1 薄膜單元；二是將薄膜RDL1 重構(gòu)，采用板級(jí)層壓基板工藝將積層介電材料直接層壓在薄膜RDL1 上進(jìn)行后續(xù)RDL2 的線路加工。完成后的eHDF 基板可從載體2 上剝離，對(duì)焊盤進(jìn)行表面金屬化處理形成最終的eHDF 基板，如圖11（d）所示。從eHDF 基板截面SEM 圖可以看到eHDF 基板的雙層結(jié)構(gòu)，如圖11（e）所示。

圖11 eHDF 基板加工工藝流程及基板樣品圖片[25-26]

Shinko Electric 公司擁有類似的頂層細(xì)線路基板技術(shù)——i-THOP。SHIMIZU 等[27]于2013 年報(bào)道了在有芯基板的頂層表面進(jìn)一步進(jìn)行精細(xì)線路加工以實(shí)現(xiàn)基板表面芯片間高速互聯(lián)，i-THOP 封裝基板結(jié)構(gòu)如圖12（a）所示，由圖12（b）（c）可知，過孔直徑達(dá)10 μm，精細(xì)線路部分的最小線寬/線距L/S 達(dá)2 μm/2 μm。Shinko Electric 公司在i-THOP 技術(shù)基礎(chǔ)上進(jìn)一步提出的DE-RDL 結(jié)構(gòu)如圖12（d）所示，該技術(shù)將芯片嵌入到RDL 結(jié)構(gòu)和基板之間，可用于移動(dòng)設(shè)備中的應(yīng)用處理器封裝[28]。

圖12 i-THOP 技術(shù)[27-28]

2.6 EMIB

嵌入式多芯片互聯(lián)橋（EMIB）是由Intel 公司的MAHAJAN 等[29]于2008 年提出，并經(jīng)過十余年開發(fā)、擴(kuò)展，最后發(fā)展到實(shí)用化的技術(shù)[30-32]。EMIB 是一種先進(jìn)、經(jīng)濟(jì)、高效的異構(gòu)芯片高密度互聯(lián)方法，該技術(shù)使用硅橋替代硅中介層用于芯片互聯(lián)，實(shí)現(xiàn)芯片到芯片的高帶寬、低延遲和低功率通信，為異構(gòu)芯片集成應(yīng)用開辟了新的道路。

EMIB 技術(shù)通過增層技術(shù)將硅橋嵌入有機(jī)基板中，埋入基板內(nèi)的硅橋通過頂部2 層疊孔并結(jié)合后道互聯(lián)工藝實(shí)現(xiàn)與封裝基板頂部倒裝芯片焊盤相連。硅橋的埋入只提高了基板局部的布線密度，不會(huì)對(duì)其他芯片的封裝、封裝基板的整體結(jié)構(gòu)造成影響。與CoWoS 等采用硅中介層的高密度多芯片封裝技術(shù)相比，EMIB 技術(shù)無需使用TSV 技術(shù)即可實(shí)現(xiàn)多個(gè)芯片局部互聯(lián)，不會(huì)對(duì)電信號(hào)傳輸路徑產(chǎn)生不利的影響，其組裝過程也比硅中介層的組裝少一道焊接工序，具備一定的成本優(yōu)勢(shì)。因此，各大研究機(jī)構(gòu)相繼圍繞硅橋探索其在高密度互聯(lián)、異質(zhì)集成方面的應(yīng)用[33-36]。

EMIB 技術(shù)增加了封裝基板制造的復(fù)雜性。EMIB基板加工的關(guān)鍵部分工藝流程如圖13 所示，具體流程如下：a）在硅橋埋置前，有機(jī)基板可采用標(biāo)準(zhǔn)制造工藝流程進(jìn)行加工，直到頂部最后2 層，隨后為硅橋埋置創(chuàng)建一個(gè)獨(dú)特的空腔；b）將硅橋通過DAF 膜固定在基板腔體銅箔上適當(dāng)?shù)奈恢貌⒐袒籧）使用薄膜型介電材料和薄膜層壓技術(shù)在整個(gè)封裝基板上層壓樹脂膜；d）在硅橋區(qū)域形成高精度的窄節(jié)距過孔，過孔需精準(zhǔn)落在硅橋PAD 上，同時(shí)在基板其他非硅橋區(qū)域形成較大節(jié)距的過孔；e）采用電鍍工藝對(duì)孔進(jìn)行電鍍填充以實(shí)現(xiàn)硅橋到基板的連接；f）通過布線、層壓、鉆孔、鍍銅的方式制作頂部2 層互聯(lián)結(jié)構(gòu)和焊盤，完成整個(gè)基板加工。

圖13 EMIB 基板加工的關(guān)鍵部分工藝流程[31]

硅橋采用FAB 后道工藝進(jìn)行加工，硅橋減薄后的厚度小于75 μm，一般具有4 層金屬布線和表面PAD層，金屬布線層可用來實(shí)現(xiàn)信號(hào)或電源傳輸，金屬布線層最小L/S 可達(dá)1 μm/1 μm[37]。

EMIB 技術(shù)中要實(shí)現(xiàn)硅橋的嵌入有很多加工上的困難和挑戰(zhàn)[38]，將硅橋準(zhǔn)確、可靠地嵌入有機(jī)基板是EMIB 先進(jìn)封裝技術(shù)的核心，其中關(guān)鍵技術(shù)包括：1）硅橋鍵合前后的翹曲控制以及硅橋埋置后基板加工及封裝工藝過程中用的介電材料，由于硅橋本身較薄，并且硅背面貼DAF 膜，兩者CTE 不匹配，在不同的工藝條件下硅橋外形會(huì)發(fā)生變化，因此需要選擇合適的DAF 材料和最佳的硅橋鍵合工藝條件，以控制硅橋外形變化；2）硅橋背面與空腔材料表面之間界面要求無空洞且具有一定的可靠性，界面空洞會(huì)增加硅橋分層風(fēng)險(xiǎn)以及化學(xué)品滲入風(fēng)險(xiǎn)，良好的界面還有助于減小硅橋加工過程中的移位。另外硅橋的嵌入位置精度以及過孔到硅橋PAD 的套刻對(duì)準(zhǔn)精度等方面也存在著挑戰(zhàn)，并直接關(guān)系到基板與硅橋的互聯(lián)。

目前，EMIB 技術(shù)已被應(yīng)用于Intel 公司的FPGA、GPU 以及人工智能、服務(wù)器芯片和其他以數(shù)據(jù)為中心的HPC 領(lǐng)域。

2.7 DBHi

直接鍵合異質(zhì)集成（DBHi）由IBM 于2018 年提出概念[39]，與Intel 公司的EMIB 技術(shù)相似，DBHi 技術(shù)也是使用硅橋來實(shí)現(xiàn)異構(gòu)芯片間的高帶寬、低延遲和低功率通信，如CPU/GPU 和內(nèi)存系統(tǒng)間的通信。典型的DBHi 封裝結(jié)構(gòu)如圖14 所示[40-41]。

圖14 典型的DBHi 封裝結(jié)構(gòu)[40]

整個(gè)DBHi 結(jié)構(gòu)的封裝過程如下。a）硅橋加工。硅橋進(jìn)行減薄、劃片加工，因?yàn)楣铇蛳纫B接2 個(gè)主芯片，然后放置在基板的凹槽內(nèi)，因此硅橋的強(qiáng)度和尺寸精度至關(guān)重要。b）芯片連接。采用熱壓鍵合技術(shù)（TCB）將圖14 中主芯片Chip 1 與硅橋連接，鍵合過程中采用非導(dǎo)電芯片黏接膠（NCP）進(jìn)行預(yù)填充，NCP材料在固化后可以很好地連接并固定主芯片Chip 1與硅橋形成的組件。然后采用TCB 技術(shù)將主芯片Chip 1 與主芯片Chip 2、硅橋形成的組件進(jìn)行連接，每次鍵合后都需要進(jìn)行NCP 固化。c）倒裝底填。將形成的芯片組以表面貼裝的方式與有機(jī)基板連接，然后用底填膠對(duì)芯片與基板縫隙以及硅橋下凹槽進(jìn)行填充。一般凹槽底部?jī)H靠底填膠的毛細(xì)作用很難完全填充，因此在固化時(shí)通過循環(huán)施加真空和壓力的方式可以使底填膠進(jìn)入凹槽并固定硅橋。d）散熱片貼裝。

DBHi 技術(shù)需要在基板表面加工凹槽用于芯片倒裝時(shí)硅橋的埋置，封裝基板凹槽一般要利用機(jī)械鉆孔工藝在基板中心加工，在凹槽加工過程中要精確控制凹槽的深度，避免損失內(nèi)部布線，同時(shí)需要關(guān)注基板的翹曲控制。從封裝基板整體加工難易程度的角度來看，DBHi 技術(shù)中封裝基板的加工難度相對(duì)于Intel 公司的EMIB 技術(shù)明顯降低。

除上述介紹的封裝基板芯片埋置技術(shù)之外，還有三星、AT&S 等公司或研究所開發(fā)的各種不同的芯片埋置技術(shù)[14,42-45]。AT&S 將其芯片埋置技術(shù)稱為ECP 技術(shù)，并實(shí)現(xiàn)了ECP 技術(shù)的商業(yè)化，可用于汽車、通信、醫(yī)療和手機(jī)等領(lǐng)域，如可穿戴設(shè)備、MEMS、無線連接模塊等便攜電子設(shè)備和助聽器等醫(yī)療產(chǎn)品；Schweizer公司是芯片埋置技術(shù)的早期進(jìn)入者，其p2-PACK?工藝可以實(shí)現(xiàn)功率半導(dǎo)體的埋置，該工藝主要的應(yīng)用領(lǐng)域在于直流電和交流電系統(tǒng)之間的轉(zhuǎn)換，如逆變器、轉(zhuǎn)換器、工業(yè)電機(jī)驅(qū)動(dòng)和汽車應(yīng)用產(chǎn)品等。

3 結(jié)束語

封裝基板埋置技術(shù)的發(fā)展從陶瓷基板過渡到有機(jī)基板，從簡(jiǎn)單的電容、電感等簡(jiǎn)單元件埋入發(fā)展到多芯片、模組埋入，不斷滿足人們對(duì)新一代電子產(chǎn)品的需求。進(jìn)入“后摩爾定律時(shí)代”，高端封裝工藝迭代已成為新的發(fā)展趨勢(shì)，異質(zhì)集成正在重塑產(chǎn)業(yè)生態(tài)。有機(jī)封裝基板芯片埋置技術(shù)正在從多芯片封裝、SiP方向（如SESUB、eHDF 技術(shù)）逐步向高性能、超高密度互聯(lián)接口的異質(zhì)集成方向（如EMIB、DBHi 技術(shù)）發(fā)展，并成為異質(zhì)集成技術(shù)的基礎(chǔ)支撐和關(guān)鍵解決方案之一。

目前，隨著大算力應(yīng)用的迅猛發(fā)展，高性能計(jì)算、自動(dòng)駕駛、人工智能、大數(shù)據(jù)等新興應(yīng)用需求開始逐漸取代手機(jī)/PC 成為新一輪半導(dǎo)體周期驅(qū)動(dòng)力。有機(jī)基板的芯片埋置技術(shù)既可以提高芯片的集成度，又可以改善信號(hào)傳輸性能，為實(shí)現(xiàn)高集成度和高性能封裝提供了有效解決方案。在高性能計(jì)算方面，有機(jī)基板的芯片埋置技術(shù)可以實(shí)現(xiàn)高密度芯片布局、互聯(lián)和緊湊的封裝結(jié)構(gòu)，可提供更高的計(jì)算能力和更低的能耗，這對(duì)高性能計(jì)算應(yīng)用來說至關(guān)重要；自動(dòng)駕駛系統(tǒng)對(duì)實(shí)時(shí)數(shù)據(jù)處理和決策能力的要求極高，采用有機(jī)基板芯片埋置技術(shù)可以將傳感器芯片和處理芯片緊密集成，提供更快的數(shù)據(jù)傳輸和更低的延遲，從而提高自動(dòng)駕駛系統(tǒng)的響應(yīng)速度和安全性。隨著材料科學(xué)、制造工藝和封裝設(shè)計(jì)的不斷進(jìn)步，有機(jī)基板芯片埋置技術(shù)將實(shí)現(xiàn)更高的集成度，從而提供更高的性能和更小的尺寸；通過優(yōu)化芯片埋置結(jié)構(gòu)和信號(hào)傳輸路徑，實(shí)現(xiàn)更低能耗；通過優(yōu)化材料和工藝實(shí)現(xiàn)更高的可靠性，滿足長(zhǎng)期穩(wěn)定運(yùn)行的應(yīng)用需求。有機(jī)基板芯片埋置技術(shù)如EMIB 等有望為先進(jìn)封裝市場(chǎng)的新一輪成長(zhǎng)提供動(dòng)力，打開更廣闊的發(fā)展空間。