劉云婷，蘇梅英，2，李 君，2，曹立強(qiáng)，2

(1. 華進(jìn)半導(dǎo)體封裝先導(dǎo)技術(shù)研發(fā)中心有限公司基礎(chǔ)研發(fā)部，江蘇 無(wú)錫 214135；2. 中國(guó)科學(xué)院微電子研究所，北京 100029)

1 引言

為適應(yīng)先進(jìn)封裝對(duì)高集成度、高功率密度和小型化的要求[1-4]，一些先進(jìn)的封裝形式得到廣泛應(yīng)用，如扇出型晶圓級(jí)封裝 (Fan-out wafer level packaging，F(xiàn)OWLP)[5]，3D封裝[6]等，先進(jìn)封裝中存在大量微凸點(diǎn)[7]、微銅柱[8]、TSV[9]等結(jié)構(gòu)，以實(shí)現(xiàn)高集成度封裝結(jié)構(gòu)中的信號(hào)互聯(lián)，這無(wú)疑也意味著對(duì)熱[10]、熱-機(jī)械[11]等可靠性評(píng)估過(guò)程對(duì)計(jì)算成本的極高需求，散熱問(wèn)題成為如今高功率密度集成電路封裝設(shè)計(jì)中亟待突破的技術(shù)壁壘之一。目前使用有限元分析(finite element，F(xiàn)E)軟件對(duì)各種封裝形式的器件進(jìn)行其模型的計(jì)算流體動(dòng)力學(xué)(Computation Fluid Dynamics，CFD)仿真，以評(píng)估電子產(chǎn)品在其額定功率下工作的散熱能力[12]，對(duì)封裝結(jié)構(gòu)中細(xì)小結(jié)構(gòu)進(jìn)行網(wǎng)格劃分和求解計(jì)算將會(huì)耗費(fèi)龐大計(jì)算成本[13]。

近年來(lái)，針對(duì)微結(jié)構(gòu)簡(jiǎn)化研究工作集中在基于3D封裝的TSV結(jié)構(gòu)的等效建模，Wang Ningyu[14]基于熱等效模型對(duì)FOWLP中TSV陣列結(jié)構(gòu)和材料熱性能的等效熱導(dǎo)系數(shù)進(jìn)行計(jì)算和修正，總溫升不超過(guò)2%的同時(shí)節(jié)省了80%計(jì)算資源；Barabadi B[15]等建立了一種計(jì)算效率高、精度高的多尺度降階瞬態(tài)熱模擬方法，與傳統(tǒng)有限元模型建模仿真的平均絕對(duì)誤差為7.2%。Pi Yudan[16]對(duì)TSV結(jié)構(gòu)進(jìn)行了熱阻網(wǎng)絡(luò)計(jì)算，預(yù)測(cè)了等效TSV結(jié)構(gòu)的傳熱能力，溫差達(dá)到7.5%，網(wǎng)格數(shù)減少77%。

目前基于FOWLP熱仿真工作，對(duì)微凸點(diǎn)陣列結(jié)構(gòu)等效模型相關(guān)研究較少，Colombo L[17]基于熱阻網(wǎng)絡(luò)建立了BGA焊球凸點(diǎn)陣列的等效熱仿真模型，簡(jiǎn)化計(jì)算的同時(shí)可將仿真精度控制在10%；衛(wèi)三娟[18]采用熱阻串/并聯(lián)方法簡(jiǎn)化研究了焊點(diǎn)陣列等效，Z方向的溫度誤差在±1.0%以內(nèi)，但X-Y方向的溫度誤差最高接近±30.0%，上述研究雖然在一定程度上保證了計(jì)算效率的提升，但仿真精度仍有很大的改善空間。

為在簡(jiǎn)化計(jì)算中提高仿真精度，基于傅里葉定律并修正熱阻串、并聯(lián)方法，建立了三維圓柱凸點(diǎn)陣列模型建立微凸點(diǎn)陣列的等效模型，并對(duì)等效凸點(diǎn)陣列模型準(zhǔn)確度進(jìn)行驗(yàn)證；基于自然對(duì)流條件，使用JEDEC標(biāo)準(zhǔn)測(cè)試板組裝FOWLP結(jié)構(gòu)的一款功率放大器，并預(yù)測(cè)其關(guān)鍵測(cè)試點(diǎn)的溫度分布，對(duì)詳細(xì)模型和等效模型的溫度差、網(wǎng)格數(shù)、運(yùn)算時(shí)間進(jìn)行對(duì)比，評(píng)估凸點(diǎn)陣列等效模型的工程實(shí)用性。

2 微凸點(diǎn)陣列模型等效方法

如圖1所示，假設(shè)n×n個(gè)高密度凸點(diǎn)陣列中每個(gè)凸點(diǎn)呈理想圓柱體，由各向同性熱導(dǎo)率為KA的均一材料A構(gòu)成，圓柱底面圓的直徑為d，高度為h，相鄰?fù)裹c(diǎn)間距為2a，各種先進(jìn)封裝結(jié)構(gòu)中，凸點(diǎn)結(jié)構(gòu)周?chē)ǔＲ缘滋钅z包圍，以緩解封裝內(nèi)部由于熱膨脹系數(shù)不匹配而產(chǎn)生的內(nèi)應(yīng)力。假定凸點(diǎn)陣列周?chē)畛涓飨蛲詿釋?dǎo)率為KB的均一材料B。ANSYS ICEPAK軟件以四面體網(wǎng)格劃分為主，如果在熱仿真工作中對(duì)每個(gè)凸點(diǎn)結(jié)構(gòu)及周?chē)畛湮飭为?dú)建模，大量的細(xì)小結(jié)構(gòu)會(huì)在網(wǎng)格劃分過(guò)程中帶來(lái)龐大的工作量，且圓柱曲面附近的網(wǎng)格質(zhì)量一般較差，影響求解收斂；為使熱仿真過(guò)程更加準(zhǔn)確、高效，將上述由材料A、B構(gòu)成的高密度凸點(diǎn)復(fù)合結(jié)構(gòu)等效為一個(gè)由均一材料構(gòu)成的立方體結(jié)構(gòu)，長(zhǎng)、寬為2na，高為h，如圖2。正確求解圖2中復(fù)合材料縱向及橫向熱導(dǎo)率，即可根據(jù)需求建立由各向異性材料構(gòu)成的凸點(diǎn)陣列等效模型。

圖1 實(shí)際模型 圖2 等效模型

2.1 求解縱向熱導(dǎo)率KY

為簡(jiǎn)化計(jì)算，n×n個(gè)凸點(diǎn)陣列中令n=1；等效模型如圖3所示，假設(shè)熱量QY從等效模型的上表面流入，從下表面流出，四個(gè)側(cè)面絕熱，達(dá)到平衡狀態(tài)后上下表面的溫差為ΔTY，SA和SB分別為A和B材料在X/Z平面上的投影面積。

根據(jù)傅立葉熱傳導(dǎo)定律，可推導(dǎo)出Y方向總傳熱量QY、材料A在縱向的傳熱量QYA和材料B在縱向的傳熱量QYB可近似表示為

QY=KY·(SA+SB)·ΔTY/h

(1)

(2)

(3)

其中，SA=π·d2/4，SB=4a2-π·d2/4；忽略對(duì)流及輻射散熱的影響，則有

QY=QYA+QYB

(4)

將式(4)帶入式(1)-式(3)，可以得出等效模型Y方向熱導(dǎo)率KY可以由材料A、B的熱導(dǎo)率KA、KB及底面積比值α表示，如式(5)所示，其中α=SA/SB。

(5)

圖3 求解縱向熱導(dǎo)率示意方法

2.2 求解橫向熱導(dǎo)率KX/Z

由于凸點(diǎn)陣列模型幾何對(duì)稱，X、Z方向等效熱導(dǎo)率理論值相等，僅需求解Z方向熱導(dǎo)率即可以代表橫向熱導(dǎo)率KX/Z；將圖3模型使用沿過(guò)凸點(diǎn)底面圓心點(diǎn)的X/Y面縱切，如圖4，則原等效模型可以看成由左右兩個(gè)材料B組成的部分(部分一)和由材料A、材料B組成的中間部分組成(部分二)，可以得出等效模型橫向熱導(dǎo)率KX/Z與部分一、部分二的橫向熱導(dǎo)率KB、KZp2關(guān)系如式(6)

5)更新自適應(yīng)估計(jì)轉(zhuǎn)移概率矩陣(transition probability matrix,TPM)。根據(jù)文獻(xiàn)[10]介紹的方法，在線自適應(yīng)更新TPM。

(6)

將部分二看成由均一材料構(gòu)成的，其Z方向熱導(dǎo)率為Kp2，將部分二沿X方向切割為無(wú)限多個(gè)小單元，以底面圓心為原點(diǎn)建立X/Z直角坐標(biāo)系，如圖5，每個(gè)細(xì)小單元于X方向厚度為Δx；部分二Z向傳導(dǎo)的總熱量為QZp2，每個(gè)小單元Z向傳熱為QZΔx，則有式(7)

(7)

圖4 計(jì)算等效模型橫向熱導(dǎo)率示意圖

根據(jù)傅立葉熱傳導(dǎo)定律，將部分二、小單元Z方向的熱導(dǎo)率KZp2、KZΔx分別代入式(7)，則得出KZp2表達(dá)式如式(8)

(8)

(9)

(10)

將式(10)代入式(8)，求解定積分可以得到部分二橫向熱導(dǎo)率表達(dá)式KZp2為式(11)；其中m、n和p表達(dá)式為式(12)-式(14)；將式(11)-式(14)代入式(6)，即可以得到等效模型橫向熱導(dǎo)率KX/Z。

(11)

(12)

(13)

(14)

3 等效模型驗(yàn)證結(jié)果

3.1 仿真方法初步驗(yàn)證

使用ANSYS ICEPAK對(duì)上述材料熱導(dǎo)率等效方法進(jìn)行驗(yàn)證。如圖5所示，首先在尺寸為0.96mm×0.025mm×0.96mm的計(jì)算域內(nèi)建立幾何模型，文獻(xiàn)[19]和文獻(xiàn)[20]為在封裝結(jié)構(gòu)中準(zhǔn)確驗(yàn)證等效模型的仿真精度，在計(jì)算域上表面建立一個(gè)熱導(dǎo)率極高的緩沖層以保證熱流在陣列模型上表面均勻流過(guò)，本研究在計(jì)算域建立一個(gè)功耗0.5W的二維熱源，緊貼面熱源和底面各建立一個(gè)銅材料的導(dǎo)熱層，從而使熱量較均勻地導(dǎo)入到中間凸點(diǎn)陣列模型中。凸點(diǎn)陣列真實(shí)模型如圖5(a)所示，12×12微凸點(diǎn)陣列均勻排布，凸點(diǎn)假定為理想的圓柱形狀，圓柱凸點(diǎn)Y方向高度為0.04mm，凸點(diǎn)底面直徑為0.04mm，相鄰?fù)裹c(diǎn)間距0.08mm。假定凸點(diǎn)陣列中間四周介質(zhì)為熱導(dǎo)率均一的底填膠，模型結(jié)構(gòu)中各組成部分的尺寸及材料參數(shù)如表1所示。

圖5 幾何模型

表1 模型結(jié)構(gòu)各組成部分的尺寸及材料參數(shù)

凸點(diǎn)陣列等效模型幾何建模見(jiàn)圖5(b)，使用均一的材料構(gòu)成的長(zhǎng)方體替代圖5(a)所示凸點(diǎn)陣列及周?chē)滋钅z；并使用上述方法得到圖5(b)中等效模型凸點(diǎn)陣列模型的各向異性等效熱導(dǎo)率，KY、KX/Z分別為11.6696W·m-1·K-1、0.4703W·m-1·K-1。為保證CFD仿真精度并減少網(wǎng)格數(shù)量，采用Mesher-HD方法進(jìn)行網(wǎng)格劃分，對(duì)熱仿真過(guò)程進(jìn)行邊界條件設(shè)置。計(jì)算域四周及上表面為絕熱壁面，底面為溫度為20℃的恒溫壁面，其余側(cè)面均為絕熱界面，真實(shí)模型網(wǎng)格數(shù)量為66456個(gè)，而由于凸點(diǎn)等效模型以一個(gè)規(guī)則的立方體代替144個(gè)凸點(diǎn)陣列及其周?chē)喞牡滋钅z，可降低網(wǎng)格數(shù)量至 324個(gè)，且等效模型網(wǎng)格的面對(duì)齊率、網(wǎng)格偏斜率均高于實(shí)際模型。

圖6 仿真結(jié)果

進(jìn)行溫度分布計(jì)算求解至收斂，仿真結(jié)果如圖6所示，溫度最高點(diǎn)均在熱源處，最高溫度偏差百分比僅為0.728%，節(jié)省計(jì)算時(shí)長(zhǎng)92.9%，因此等效模型可以在保證較高計(jì)算精度的同時(shí)，提升計(jì)算效率。

3.2 微凸點(diǎn)直徑對(duì)仿真結(jié)果影響

相鄰微凸點(diǎn)間距為0.8mm時(shí)，直徑分別取值0.02-0.07mm，保持其它組件幾何尺寸及各個(gè)材料參數(shù)不變，進(jìn)行6個(gè)凸點(diǎn)陣列模型詳細(xì)建模。計(jì)算得到等效模型的各向異性等效熱導(dǎo)率KY、KX/Z取值，結(jié)果見(jiàn)表2。

參考圖5所示網(wǎng)格劃分方法、邊界條件設(shè)置及求解設(shè)置，分別對(duì)不同直徑凸點(diǎn)陣列真實(shí)模型、等效模型進(jìn)行仿真求解，將表2中材料熱導(dǎo)率輸入相應(yīng)的等效模型，整理網(wǎng)格劃分結(jié)果及溫度仿真結(jié)果如表3所示。由表3可知，當(dāng)相鄰?fù)裹c(diǎn)間距為0.8mm時(shí)，凸點(diǎn)直徑在0.02-0.07mm范圍內(nèi)改變時(shí)，仿真結(jié)果偏差控制在1.659%以下，隨著直徑減小，凸點(diǎn)側(cè)壁與底填膠接觸面間網(wǎng)格劃分難度增大，同時(shí)當(dāng)模型其它組件隨著凸點(diǎn)直徑增大，凸點(diǎn)陣列散熱效率提升，模型最高溫度降低，與表1結(jié)論相吻合。

表2 不同凸點(diǎn)直徑的等效模型的熱導(dǎo)率

表3 不同凸點(diǎn)直徑仿真結(jié)果對(duì)比

4 微凸點(diǎn)陣列等效模型在先進(jìn)封裝中的運(yùn)用

評(píng)估某款小型Fan-out結(jié)構(gòu)的功率放大器內(nèi)部熱分布，芯片正常工作時(shí)功耗為2W，于自然對(duì)流下進(jìn)行熱仿真。圖7為封裝示意圖，構(gòu)件尺寸及材料參數(shù)見(jiàn)表4。微凸點(diǎn)間距0.1mm，呈20×15陣列結(jié)構(gòu)排布于芯片下方，并與介質(zhì)層上表面相連；銅柱陣列排列于芯片外圍，間距0.45mm，銅柱上、下表面分別與介質(zhì)層、UBM層相連，為芯片提供接地通路。

等效模型對(duì)實(shí)際模型中微凸點(diǎn)及銅柱兩個(gè)部分進(jìn)行等效，為簡(jiǎn)化計(jì)算，將兩個(gè)模型中的BGA球陣列均替換為塊體，等效模型尺寸及材料參數(shù)見(jiàn)表4。

表4 功率放大器模型尺寸及材料參數(shù)

將上述詳細(xì)模型與等效模型分別封裝到JEDEC51-9標(biāo)準(zhǔn)測(cè)試板上，分別按照標(biāo)準(zhǔn)規(guī)定和封裝設(shè)計(jì)的覆銅率及銅層厚度，使用ANSYS ICEPAK軟件中PCB模塊建立測(cè)試板、介質(zhì)層的等效模型。

評(píng)估環(huán)境溫度為20℃時(shí)，自然對(duì)流狀態(tài)下功率放大器封裝結(jié)構(gòu)內(nèi)部的溫度分布，網(wǎng)格劃分和求解計(jì)算結(jié)果見(jiàn)表5，截面溫度分布見(jiàn)圖8，通過(guò)等效簡(jiǎn)化模型的建立，網(wǎng)格數(shù)降低83.15%，計(jì)算時(shí)間降低72.98%，且仿真精度均可以控制在1.80%以下。

表5 網(wǎng)格劃分及仿真結(jié)果

圖7 功率放大器結(jié)構(gòu)模型示意圖

圖8 溫度分布

5 結(jié)論

對(duì)先進(jìn)封裝中微凸點(diǎn)陣列模型進(jìn)行熱仿真等效模型研究，基于傅立葉傳熱定律，得出了簡(jiǎn)化模型各向異性熱導(dǎo)率與凸點(diǎn)和介質(zhì)材料的熱導(dǎo)率、凸點(diǎn)底面直徑及相鄰?fù)裹c(diǎn)間距的關(guān)系，同時(shí)研究了凸點(diǎn)陣列不同直徑變化對(duì)模型導(dǎo)熱效率的影響。結(jié)果表明，凸點(diǎn)節(jié)距為0.04mm時(shí)，隨著凸點(diǎn)直徑由0.02mm增大至0.07mm，模型等效熱導(dǎo)率升高，平均網(wǎng)格數(shù)降低99.5%，最高溫差百分比在1.659%以下，相對(duì)于文獻(xiàn)[17]、文獻(xiàn)[18]的等效方法，本研究提出的等效模型在仿真精度方面有較大提升；在FOWLP結(jié)構(gòu)的功率放大器熱仿真中，對(duì)微凸點(diǎn)及銅柱結(jié)構(gòu)進(jìn)行等效替換，等效模型比詳細(xì)模型計(jì)算時(shí)間降低72.98%，且兩者關(guān)鍵測(cè)試點(diǎn)溫度偏差均可控制在1.80%以內(nèi)。研究結(jié)果表明，針對(duì)微凸點(diǎn)陣列結(jié)構(gòu)的簡(jiǎn)化建模方法相對(duì)常規(guī)方式建模求解，最高溫度點(diǎn)的偏差百分較低，且提升仿真分析計(jì)算效率，具有工程實(shí)際意義。