袁珩洲,桑 浩,顏廣達,馮 軍,梁 斌,郭 陽
(1.國防科技大學計算機學院,湖南 長沙 410073;2.國防科技大學智能科學學院,湖南 長沙 410073)
集成電路需要高精度、高穩(wěn)定性的時鐘信號,可以采用基于鎖相環(huán)的時鐘技術[1 - 3]或者基于RC振蕩器的時鐘技術[4 - 7]提供時鐘。相比傳統(tǒng)鎖相環(huán)而言,RC振蕩器結構簡單、可集成度高、功耗相對較小,是應用最為廣泛的時鐘產(chǎn)生電路。然而,RC振蕩器是通過對電容的充放電延時來產(chǎn)生振蕩時鐘,但隨著供電電壓波動、工作環(huán)境溫度變化,RC振蕩器的充放電電流、參考電壓、比較器延時及電阻阻值等都會受到影響,從而難以獲得穩(wěn)定的振蕩頻率。因此,有必要增強RC振蕩器的輸出頻率對電源電壓和溫度變化的適應性,使時鐘頻率穩(wěn)定可靠。
本文采用一種基于RC充電時間過零點不變性(即RC網(wǎng)絡從-VDD充電至+VDD的過程中,經(jīng)過零電壓的時間不隨電源電壓和溫度變化)的振蕩器結構,消除電源電壓(VDD)和溫度對RC充電時間的影響。該振蕩器輸出頻率僅取決于RC充放電網(wǎng)絡,無需采用比較器,避免了比較器延時對頻率穩(wěn)定性的影響。該振蕩器無需采用帶隙基準或線性穩(wěn)壓器,有利于減小功耗。
本文振蕩器的主要優(yōu)勢包括2個方面:
(1) 設計了一種適用于寬電壓范圍和寬溫度范圍內(nèi)的周期檢測器。周期檢測器基于RC充電時間過零點不變性原理,可提供閉環(huán)控制所需要的參考周期,并檢測振蕩器的振蕩周期,輸出周期誤差值。本文設計的振蕩器在寬電壓范圍和寬溫度范圍內(nèi)均能提供穩(wěn)定的參考周期。
(2) 無需比較器、帶隙基準或LDO電路。通常張弛振蕩器中會包含比較器、帶隙基準和LDO等模塊,且以上模塊會占據(jù)整個振蕩器功耗的絕大部分,本文設計無需用到這幾個模塊,有利于實現(xiàn)低功耗。
Figure 1 RC oscillator circuit design圖1 RC振蕩器電路方案設計
通過仿真結果可知,本文振蕩器在頻率穩(wěn)定性和溫度穩(wěn)定性方面均有較好的性能。
圖 1是本文振蕩器閉環(huán)控制系統(tǒng)的具體實現(xiàn)方案。其中,閉環(huán)自啟動模塊分為2個工作過程:第1階段,S1閉合,S2斷開,通過三極管產(chǎn)生相對穩(wěn)定的電壓Vreg0使得VCO起振,此時為開環(huán)狀態(tài);第2階段,當計數(shù)器計數(shù)到某一時刻,自動閉合S2并斷開S1,環(huán)路閉合,實現(xiàn)閉環(huán)工作的自啟動。
除閉環(huán)自啟動模塊外,閉環(huán)系統(tǒng)的各個模塊的主要功能如下所示:
(1)周期檢測器(PD)。提供與電源電壓和溫度無關的參考周期Tref,并將TCLK與Tref比較,產(chǎn)生誤差信號VPD。
(2)比例積分控制器。即PI控制器。該PI控制器實現(xiàn)誤差信號的數(shù)學變化,誤差信號完成倍數(shù)放大以及積分的操作之后將產(chǎn)生控制信號Vreg,Vreg控制VCO的振蕩周期。
(3)VCO振蕩器。在環(huán)路穩(wěn)定之前,Vreg隨誤差信號而變化,于是VCO振蕩周期實時變化,直到誤差消除為0。當環(huán)路穩(wěn)定后,Vreg維持不變,VCO輸出頻率也保持恒定。
(4)電平轉換??蓪崿F(xiàn)0~VDD信號擺幅。由于控制VCO的信號Vreg-大于VSS,Vreg+小于VDD,因此VCO的輸出信號不滿足全擺幅要求(0~VDD),可能會導致VCO之后的LogCtrl模塊無法正常工作。在環(huán)路中增加電平轉換電路可將輸出擺幅提高到0~VDD。
(5)時序控制模塊。其中包含:①分頻器,可實現(xiàn)50%占空比的方波輸出;②時序控制模塊:對電平轉換電路得到的4路振蕩信號進行邏輯運算,得到具有一定時序的開關信號CLKq、CLKsw和CLKrst。這幾個開關信號用于控制PD中的開關通斷。
考慮一般的RC充放電網(wǎng)絡,如圖 2所示。t=0時電容兩端的初始電壓差為VC0,此時閉合開關S1,則電源VC1對電容充電(VC1>VC0),記這個過程中任意時刻電容兩端的電壓差為VC(t),則充電穩(wěn)定后的電壓差為VC1。
Figure 2 General RC charge/discharge network圖2 一般的RC充/放電網(wǎng)絡
于是有式(1):
(1)
可以得到式(2):
(2)
其中,RC為電阻電容的乘積。
可以假設,若VC1=-VC0,且令VC(t)=0,可以得到式(3):
t=RC×ln 2
(3)
該充電時間與電源電壓無關。換言之,若RC網(wǎng)絡(電阻電容網(wǎng)絡)中電容的初始電壓和穩(wěn)定后的電壓為大小相等的正負電壓,則電容C由負電壓充電到正電壓的過程中,必定存在VC=0的時刻t,該時刻僅與RC有關,而與電壓無關(t=RC×ln 2)。若RC值也不隨溫度或電壓變化,則電容從負電壓充電到正電壓過程中,經(jīng)過零電壓的時間不隨電壓和溫度變化,這一特性稱為RC充電時間過零點不變性。
容易得知,對于放電過程,也滿足上述特性。本文設計的RC振蕩器利用上述特性,負電壓為-VDD,正電壓為+VDD,并采用溫度補償技術,實現(xiàn)經(jīng)過零電壓的時間不隨電源電壓和溫度而變化。
本文振蕩器采用閉環(huán)控制方式對振蕩器的輸出頻率進行調(diào)節(jié),以消除頻率誤差,最終鎖定到目標振蕩頻率。該閉環(huán)電路系統(tǒng)框圖如圖 3所示,整個系統(tǒng)可以視為鎖頻環(huán)。圖3中通過控制壓控振蕩器(VCO)的振蕩周期實現(xiàn)對頻率的控制。相比于開環(huán)系統(tǒng),本文設計采用的閉環(huán)控制方式具有精度高、可自動糾錯、對外部干擾和系統(tǒng)參數(shù)變化不敏感等優(yōu)點。
Figure 3 Closed-loop control principle based on frequency-locked loop圖3 基于鎖頻環(huán)的閉環(huán)控制原理
閉環(huán)控制的核心思想是:將輸出量的一部分或全部通過一定方法得到反饋量并反饋到系統(tǒng)輸入端,通過比較給定量與反饋量,得到誤差信號,將通過誤差產(chǎn)生的控制信號作用于被控對象,以達到消除誤差的目的,從而得到期望的輸出。本文設計正是利用該思想實現(xiàn)基于鎖頻環(huán)的閉環(huán)控制。具體調(diào)節(jié)過程可以分為如下5步:
(1)給定量:圖3中Tref為給定的參考周期。由于應用需求要求,RC振蕩器的最終輸出頻率幾乎與電源電壓和溫度無關。本文設計通過RC充電時間過零點不變性原理實現(xiàn)Tref與電源和溫度無關性。
(2)被控量和輸出量:本文設計的直接被控量為VCO的輸出Tosc(目標值為4 MHz)。系統(tǒng)輸出量為VCO輸出經(jīng)二分頻后得到的時鐘信號(目標值為2 MHz),該輸出量也可視為間接被控量。
(3)反饋量:VCO輸出經(jīng)二分頻和時序控制電路得到反饋量(本設計中反饋量為多個開關控制信號,在后文中敘述),記為Tf。將Tf和Tref進行比較,得到誤差信號ΔT。ΔT信號通過KPD模塊轉化為PI控制器的輸入信號。
(4)控制器及控制信號的產(chǎn)生:工程實踐中,一般采用比例積分(PI)控制器就能實現(xiàn)精確的閉環(huán)控制,本文設計選用PI控制器,采用電容、電阻和運算放大器實現(xiàn)。PI控制器的輸入為誤差信號VPD,輸出記為Vreg。
(5)被控對象:本文設計將VCO作為被控對象,利用Vreg對VCO的輸出頻率進行控制(調(diào)節(jié))。
基于圖 1中RC振蕩器的頂層原理圖,環(huán)路從從左上起依次為周期檢測模塊PD(Period Detector)、比例積分控制器(PI-Controller)、閉環(huán)自動啟模塊(Loop Starter)、VCO與電平轉換電路(VCO&LevelShift)及時序控制電路模塊LogCtrl(Logic Controller),中間是Cascode基準電流源模塊(Cascode Reference)。最右端提供2 MHz與4 MHz的高精度、高穩(wěn)定度的輸出時鐘信號。整體環(huán)路無基準時鐘輸入,無片外電容,實現(xiàn)了一款完全片上集成的RC振蕩器。本文主要介紹PD模塊設計與振蕩器整體版圖實現(xiàn)。
PD模塊的作用在于2個方面:其一,提供一個與電源、溫度無關的參考周期Tref;其二,將反饋信號與參考周期進行比較,得到周期誤差,并將周期誤差轉換為電壓信號,作為后級控制器的被控量。圖 4是周期檢測器的電路原理圖。
Figure 4 Schematic diagram of periodic detector (PD) circuit圖4 周期檢測器(PD)電路原理圖
(1)實現(xiàn)與電源電壓無關的參考周期。
圖4中Rref和Cref組成RC充放電網(wǎng)絡,Srst為復位開關,Sq為充放電開關,Ssw為采樣開關。
當t<0時,開關Srst閉合,電容上下兩端電壓分別復位到0和VDD。當t=0時,斷開開關Srst,并閉合開關Sq,此時RC網(wǎng)絡進行充放電,其中電容上端X點充電到VDD,電容下極板放電到VSS。總的來說,VC由-VDD充電到VDD。
根據(jù)RC充電時間過零點不變原理可以得到,V(t)=0的時刻如式(4)所示:
t=2RrefCref×ln 2
(4)
該時間與電源電壓無關,記為Tref。因此,將Tref作為閉環(huán)控制的參考周期。
根據(jù)上述原理搭建了PD模塊,選用理想開關和理想電容、電阻。測試了不同VDD下的瞬態(tài)響應曲線,如圖 5所示,其中縱坐標表示電容兩端的電壓VC,2.5 μs之前為復位狀態(tài)。可以發(fā)現(xiàn),VC=0所對應的時間與VDD無關。
Figure 5 Simulation verification of RC charging time zero crossing principle圖5 RC充電時間過零點不變原理的仿真驗證
(2)實現(xiàn)與溫度低關聯(lián)性的參考周期。
注意到Tref雖然與VDD無關,但由于電阻Rref和電容Cref的大小均會隨著溫度的變化而變化,因此Tref與溫度有關。為了消除Tref對溫度的敏感性,可以采取溫度補償?shù)姆椒ā?/p>
為了實現(xiàn)最佳的溫度補償效果,需要綜合考慮電容和電阻溫度系數(shù)對Tref的影響,這就要求選取最佳的阻值和容值。為了獲得整體溫度區(qū)間(-40 ℃至125 ℃)的最優(yōu)RC參數(shù)配置情況,則可以通過理論推導和數(shù)值遍歷(基于最小二乘法確定最優(yōu)溫度補償曲線)的仿真方法配置R電阻值和C電容值。在具體選取R電阻值和C電容值時,可以優(yōu)先保證Tref(其倒數(shù)即為目標頻率)在芯片經(jīng)常工作的某個溫度下(例如27 ℃)的值為距離整體最優(yōu)溫度補償曲線偏離最小的點,即以27 ℃為溫度相關性最優(yōu)化點來優(yōu)化R電阻值和C電容值。VCO是RC振蕩器的核心模塊。為降低設計復雜度,采用基于反相器的多相位環(huán)形振蕩器結構。其優(yōu)點是結構簡單、集成度高、功耗小且容易實現(xiàn)滿擺幅的振蕩信號;其缺點是電源抑制能力差。為了減小電源和地的波動對環(huán)形振蕩器的影響,將積分器的差分輸出信號Vreg+與Vreg-作為環(huán)形振蕩器的高低電平,用差模電壓Vreg提供電源輸入。這樣有效隔離了電源和地的噪聲,降低了振蕩信號的相位噪聲和時鐘抖動[3]。
誤差信號的產(chǎn)生由圖 4中的3組開關相互配合實現(xiàn)。控制3組開關Srst、Sq和Ssw通斷的信號為反饋信號CLKrst、CLKq和CLKsw。
當Sq閉合時,為周期檢測階段,RC網(wǎng)絡處于由-VDD充電到+VDD的過程中;當Sq斷開時,X與Y節(jié)點之間會形成電位差VC,若VC不為0,就表示此時振蕩頻率與目標頻率之間(振蕩周期與參考周期之間)還存在誤差,VC與0的差值就可以表示周期誤差的大小。
周期檢測階段完成后進入采樣階段。此過程中CLksw為高平,Ssw開關閉合,VC的值被采樣至PD的輸出端,形成VPD。在環(huán)路穩(wěn)定以前,采樣得到的VPD不為0,此時會將該誤差傳輸至比例積分控制器中,并輸出相應的控制信號Vreg,進一步調(diào)節(jié)輸出時鐘的頻率。而在環(huán)路穩(wěn)定以后,VC恒為零(理論上為零,實際上會維持一個很小的壓差),采樣后的VPD也保持為0,環(huán)路不再進行調(diào)節(jié),此時VCO輸出穩(wěn)定在4 MHz,二分頻后輸出穩(wěn)定在2 MHz。
Figure 6 Substrate potential real-time switching type NMOS gate pressure-lift switch圖6 襯底電位實時切換型的NMOS柵壓自舉開關
采樣階段完成后需要將電容Cref兩端電壓重置為-VDD,即復位,準備開始下一次周期的檢測和采樣。
上述誤差產(chǎn)生過程需要對Srst、Sq和Ssw3組開關按照順序和一定的時間完成循環(huán)通斷,保證環(huán)路能夠持續(xù)進行調(diào)節(jié)。在Ssw閉合前,需要Sq完全關閉,在Ssw完全斷開后,復位開關Srst才能閉合,完成對Cref兩端電位的復位。而設置合適的開環(huán)通斷的持續(xù)時間與間隔時間,需要通過合理的時序控制,這會在時序控制模塊中進一步分析。
上述分析均未考慮開關導通電阻的影響。開關導通電阻會造成以下影響:
(1)開關Sq的導通電阻Ron與Rref串聯(lián),因此Ron隨電壓或溫度的變化也會造成Tref變化。
(2)開關Ssw的導通電阻會影響采樣效果。將電壓VC采樣至VPD的本質在于對VPD端的電容充放電。為減小電路的穩(wěn)定時間(啟動時間),采樣過程應該盡可能短,即Ssw導通時間不能太長。若此時Ssw導通電阻太大,則會導致需要的采樣時間過長,VPD不能完全采樣VC的值。
在CMOS集成電路中,一般情況下使用傳輸門作為開關,然而傳輸門在低電壓時存在導通電阻較大的問題,且導通電阻會隨著電壓變化。考慮到這一問題,本文中Sq開關和Ssw開關均采用N管柵壓自舉開關。如圖 6所示,當CLK為高電平時開關導通。為了消除襯偏效應帶來的導通電阻變化,開關管M8和M9采用深阱工藝管(dn管),在開關導通時將其襯底和源短接。同時,為了防止在開關斷開時M8和M9的漏源寄生PN結導通,需要在斷開時將M8和M9的襯底接地。因此,利用CLKB信號控制M10的通斷,將M8和M9的襯底電位在源和地之間實時切換。
由于復位階段的開關導通電阻并不影響PD的性能,考慮到節(jié)約版圖面積,復位開關選用傳輸門而不采用柵壓自舉開關。為保證傳輸門導通電阻在高低電壓下的對稱性,PMOS和NMOS的寬長比并不一致(比例為3.646∶1,判斷方法是通過仿真導通電阻隨電壓的變化,以使其呈對稱馬鞍形曲線)。
如圖 7所示,1 μs時VDD上電,振蕩器未啟動;10 μs時en上電,振蕩器啟動。啟動時間從圖7中的10 μs起算??梢钥吹诫娫措妷?.5 V~5.5 V,溫度從-40 ℃~125 ℃時,振蕩器都能穩(wěn)定輸出2 MHz。PD中開關的元件選型和參數(shù)取值如表 1所示。
Figure 7 Frequency output of the oscillator圖7 振蕩器的頻率輸出
表1 PD中的開關種類
基于CSMC 0.18 μm BCD 5層金屬工藝,繪制了這款振蕩器的版圖,如圖 8所示,面積為466.48 μm×376.337 μm。
Figure 8 RC oscillator layout圖8 RC振蕩器版圖
(1)整個溫度范圍內(nèi)的頻率穩(wěn)定性。
根據(jù)上面各PVT條件下的指標,計算整個溫度范圍內(nèi)的頻率穩(wěn)定性,結果如表2所示。可以發(fā)現(xiàn),在2.5 V,SS工藝角下頻率隨溫度的變化超過1%。
Table 2 Frequency stability over the whole temperature range at different voltages
(2)整個電壓范圍內(nèi)的頻率穩(wěn)定性。
根據(jù)上面各PVT條件下的指標,計算整個電源電壓范圍內(nèi)的頻率穩(wěn)定性,結果如表3所示。可以發(fā)現(xiàn),在125℃,SS工藝角下頻率隨電源電壓的變化超過1%。
Table 3 Frequency stability over the entire voltage range at different temperatures
本文設計實現(xiàn)了一款基于RC充電時間過零點不變性的RC振蕩器。仿真結果顯示,該振蕩器可以穩(wěn)定輸出2 MHz,電壓從2.5 V~5.5 V頻率波動小于1%,溫度從-40 ℃到125 ℃的頻率波動小于1%,PVT條件下的最大電流不超過150 μA。仿真結果表明,本款RC振蕩器具有高精度和高穩(wěn)定的頻率輸出,對電壓、溫度和工藝的抗干擾能力較強。