鄧 鵬，王明乾

(國防科技大學 信息通信學院，湖北 武漢 430030)

我國一直致力于常導高速磁浮技術(shù)的國產(chǎn)化和技術(shù)創(chuàng)新研究.“十三五”規(guī)劃里提出將研制600 km/h的高速磁浮列車.常導高速磁浮(EMS)采用長定子軌道進行同步牽引[1-2]，根據(jù)同步電機的原理，牽引系統(tǒng)需要準確地知道列車在長定子軌道上的位置才能對列車進行準確的牽引，磁浮列車的定位測速系統(tǒng)及其傳感器對此起著關(guān)鍵作用[3].

由于國內(nèi)尚未建成能以600 km/h運行的磁浮列車實驗線，對定位測速系統(tǒng)相對位置傳感器的工程化研究僅停留在理論意義上，無法進行600 km/h的實際驗證.因此，研究一套能檢驗相對位置傳感器在600 km/h下的實際工作能力，同時實現(xiàn)傳感器日常檢測的測試平臺，對及時發(fā)現(xiàn)傳感器故障、保障傳感器工作可靠性以及實現(xiàn)傳感器性能優(yōu)化具有重要意義.

1 相對位置傳感器工作原理

相對位置傳感器是列車上最重要的傳感器之一，它在列車低速運行時為列車牽引系統(tǒng)提供精度達4 mm的位置信息，保障列車的正常牽引.當列車高速運行時，它為列車提供齒槽計數(shù)信息[4-5].如圖1所示為傳感器在列車上的位置示意圖，圖2所示為傳感器模型圖.在傳感器底部灌封著線圈板，傳感器殼體內(nèi)部裝有一塊模擬電路板和一塊數(shù)字電路板，傳感器采用485差分傳輸?shù)腟PI通信協(xié)議將信號輸出到定位測速信號處理機箱進行處理[6].

圖1 磁浮列車相對位置傳感器示意圖

圖2 相對位置傳感器模型圖

傳感器內(nèi)部模擬電路板上由晶振產(chǎn)生高頻載波信號，通過功率放大后輸入到線圈板構(gòu)成的諧振電路，如圖3所示.由于長定子是由硅鋼疊片制成，當傳感器線圈在軌道上移動時，線圈的等效電感會因軌道齒槽結(jié)構(gòu)發(fā)生改變，從而導致線圈板的諧振網(wǎng)絡(luò)偏離諧振點[7].

圖3 相對位置傳感器工作原理

諧振網(wǎng)絡(luò)偏離諧振點后，諧振輸出將變?yōu)橐粋€幅值隨線圈等效電感改變而改變的高頻電壓信號.因此，經(jīng)諧振電路輸出的電壓信號載有電感改變的信息，也就是傳感器在齒槽上的位置信息，經(jīng)過檢波解調(diào)、放大、AD采樣等即可提取位置信息.每個傳感器線圈板有四個線圈，因此有四路諧振輸出，如圖4所示.

圖4 傳感器線圈板示意圖

線圈板中的l=86 mm，為軌道的一個齒槽周期.四個線圈分為兩組，線圈1、2和線圈3、4分別為一組，同一組線圈相距半個齒槽周期，將同一組線圈的檢波輸出信號進行作差和放大就可以得到圖4中的正弦信號.于是，傳感器在長定子齒槽上的位置信息就轉(zhuǎn)化為了簡單實用的正弦信號，經(jīng)定位測速系統(tǒng)機箱處理后得到位置和速度信息.

2 測試平臺設(shè)計

2.1 測試平臺組成

相對位置傳感器離線測試平臺主要由三大部分組成，分別是上位機人機交互軟件、控制箱以及測試臺,如圖5所示.

圖5 相對位置傳感器離線測試平臺示意圖

測試臺上裝有與傳感器線圈對應的副邊線圈，副邊線圈與控制箱硬件電路上的可編程電位計串聯(lián)，控制箱通過硬件程序控制作為電磁場負載的可編程電位計的電阻變化，從而改變相對位置傳感器線圈的等效負載.在一定規(guī)律的電阻變化下，傳感器等效負載的變化效果等同于傳感器在列車軌道上移動時的變化效果，從而實現(xiàn)對傳感器的離線模擬測試.控制箱同時從傳感器通信接口實時地采集傳感器信號，信號處理后實時發(fā)送給上位機，上位機對接收到的傳感器信號進行實時顯示、儲存和實驗分析.

2.2 測試平臺等效負載檢測原理

文獻[3]提出了一種等效負載檢測方法，如圖6所示.

圖6 等效負載原理示意圖

圖中左側(cè)為傳感器在長定子上的電路示意圖，右側(cè)為變負載法電路示意圖，其中，RL0為可變電位計.列車在軌道上運行時，列車上的傳感器輸出信號Ud是一個周期變化的類正弦信號，而采用等效負載方法時傳感器輸出信號解析解為

(1)

其中，

(2)

因此，可令輸出信號Uo為正弦信號來模擬傳感器在列車上運行時的輸出信號，采用描點法即可得到RL0的變化規(guī)律，從而實現(xiàn)傳感器的離線模擬.

2.3 測試平臺硬件電路設(shè)計

根據(jù)設(shè)計需求，測試平臺硬件電路主要分為五部分：可編程電位計模塊、FPGA模塊、傳感器數(shù)據(jù)采集模塊、電源模塊、上位機串口通信模塊.所設(shè)計的電路結(jié)構(gòu)框圖見圖7.

圖7 測試平臺硬件電路結(jié)構(gòu)框圖

圖中，硬件電路實現(xiàn)的主要功能為控制可編程電位計改變電阻，與相對位置傳感器進行通信并采集數(shù)據(jù)，與上位機通信，接收上位機指令并向上位機發(fā)送數(shù)據(jù).

2.3.1 電路邏輯控制

由于相對位置傳感器并行數(shù)據(jù)量大，并行控制的可編程電位計數(shù)量較多，因此具有并行控制優(yōu)點的FPGA成為測試平臺硬件主控芯片首選.根據(jù)對程序代碼量、引腳數(shù)量等資源的評估，選擇FPGA型號為altera的EP4CE1522I7，外圍采取串行FLASH配置芯片EPCS4SI8N對程序進行存儲和上電自燒錄程序，晶振配置為24 MHz，同時配置電源指示燈和工作狀態(tài)指示燈，方便實驗人員掌握測試平臺的工作狀態(tài).

電路中FPGA通過USB轉(zhuǎn)串口接收上位機下發(fā)的各種指令，根據(jù)指令自動控制可編程電位計按照相應的模態(tài)有規(guī)律地變化，同時采集傳感器數(shù)據(jù)，并將數(shù)據(jù)進行一定的處理和轉(zhuǎn)換后實時發(fā)送至上位機軟件.經(jīng)查可編程電位計的接口主要為I2C和SPI協(xié)議，I2C通信速率最高為400 kHz，以I2C協(xié)議更改一個電位計寄存器的值需要29個時鐘周期，即為

400 kHz÷29≈13.793 1 kHz.

(3)

時速600 km/h的相對位置傳感器輸出電壓正弦波頻率為

600 km/h÷0.086 m≈1.938 kHz.

(4)

則一個正弦周期最多取樣點數(shù)為

13.793 1÷1.938≈7.

(5)

一個周期只能對負載改變7次會導致傳感器線圈等效負載變化平滑度太差，而SPI通信速率一般可達2 MHz，能大大提升一個周期對負載改變的次數(shù).但在實際選型過程中發(fā)現(xiàn)，擁有SPI通信接口的電位計其標稱電阻都是10 kΩ以上的，經(jīng)理論計算電阻大于10 kΩ后傳感器線圈等效負載變化極小，低速下負載周期變化平滑度同樣很差.經(jīng)分析最終采用低于300 km/h的低速模擬用I2C電位計AD5252，高速模擬用SPI電位計AD5142的方案來實現(xiàn)，并利用基于模擬開關(guān)芯片電路來進行高速與低速之間的自動切換.

2.3.2 數(shù)據(jù)傳輸

傳感器數(shù)據(jù)采集部分采用485差分雙絞線接口，利用SPI協(xié)議進行數(shù)據(jù)的讀取.電路中采用光電耦合將傳感器上的電源與測試臺硬件電路的電源相隔離，保障各個傳感器之間的獨立性以及保護機箱的安全.類似的隔離電路也用在了FPGA和電位計芯片之間，采用Si8441和Si8440的數(shù)字隔離芯片實現(xiàn)隔離的同時還實現(xiàn)了FPGA的3.3 V數(shù)字電壓和電位計2.5 V數(shù)字電壓的通信.

經(jīng)計算，要保證兩個傳感器共4路AD信號能實時傳輸?shù)缴衔粰C軟件，數(shù)據(jù)的傳輸速率應達到1.32 Mb/s，常用的USB轉(zhuǎn)串口芯片CH340G最高波特率可達2 MHz，滿足傳輸需求，且使用方便，無需轉(zhuǎn)接口，因此測試平臺選擇CH340G作為傳輸芯片.

2.3.3 電源模塊

考慮到傳感器數(shù)據(jù)采集部分需3.3 V電源供電，可編程電位計需±2.5 V隔離電源供電，測試臺采用3.3 V主電源和±2.5 V隔離電源的方式供電.隔離電源選取國內(nèi)金升陽公司的WRA0505ZP芯片，其效率高達86%，隔離電壓1500 VDC，并且能實現(xiàn)短路保護和自恢復，能將+5 V電源隔離輸出為±5 V電壓.±2.5 V、3.3 V以及1.2 V電壓則由負輸出低壓差線性穩(wěn)壓器和低壓差線性調(diào)節(jié)器芯片來提供.

相對位置傳感器需要+24 V供電，為了避免額外增加電源線，在測試臺硬件電路上提供了+24 V電源直接為傳感器供電.為了輸出電源的使用方便，且綜合考慮功耗之后，選擇了一款220 V轉(zhuǎn)5 V/5 A和24 V/1.5 A雙輸出的電源集成模塊.

3 測試平臺的FPGA程序設(shè)計

FPGA程序采用Verilog HDL語言編寫，主要分為5個模塊：低速電位計控制模塊、高速電位計控制模塊、UART串口通信模塊、傳感器SPI通信模塊以及鎖相環(huán)時鐘控制模塊.程序框圖如圖8所示.

圖8 FPGA硬件電路程序框圖

AD5252低速電位計共8個，每4個對應一個傳感器.4個電位計的電阻改變依次相差四分之一個周期，分別對應傳感器在列車運行方向上的位置關(guān)系.根據(jù)模擬傳感器的不同運行模式，每個電位計的變化幅值有所不同；根據(jù)模擬列車運行速度的不同，電位計的變化周期有所不同.AD5142高速電位計和低速電位計控制的變化規(guī)律是相同的，在輸出端的模擬開關(guān)由I2C協(xié)議單獨根據(jù)模擬列車運行速度而自動切換.

機箱采用SPI協(xié)議通過尋址方法主動讀取傳感器上的信號.接收到的信號通過寄存器的方式暫存起來以便發(fā)送給上位機電腦.

UART串口協(xié)議默認狀態(tài)下以一定的周期不斷向上位機發(fā)送數(shù)據(jù)，發(fā)送的數(shù)據(jù)自定義兩字節(jié)的包頭以便上位機識別數(shù)據(jù)包.同時上位機將會向硬件電路發(fā)送改變運行模式和模擬列車運行速度的指令，根據(jù)自定義協(xié)議判斷出速度或模式后發(fā)送給電位計控制模塊改變控制規(guī)律.

鎖相環(huán)時鐘控制模塊為其他所有模塊提供所需要的精準時鐘，保障通信的準確性.

4 實驗驗證

將設(shè)計實現(xiàn)的測試平臺對兩個傳感器同時進行測試，測試時參考傳感器在列車上實際工作時所采集到的數(shù)據(jù)，兩個傳感器模擬一前一后間隔一個軌道齒槽周期，測試到的數(shù)據(jù)發(fā)送到上位機軟件進行實時顯示，結(jié)果如圖9所示.從圖中可以看出，采集到的傳感器信號呈現(xiàn)出基本的正弦特征，圖中的波形幅值大小不同是模擬的實際傳感器數(shù)據(jù)，實際傳感器由于相鄰線圈的激勵頻率不同，所以信號幅值會有差異.

圖9 測試平臺對傳感器測試結(jié)果

5 結(jié)語

基于FPGA對高速磁浮列車相對位置傳感器測試平臺硬件電路進行了設(shè)計，電路的設(shè)計核心是對可編程電位計進行控制實現(xiàn)傳感器的運行模擬，事實上，由于列車運行過程中有許多不可控因素，實際的傳感器信號并不規(guī)整，因此要完全模擬傳感器的工作是極其困難的.實驗證明，所設(shè)計的測試平臺能很好地模擬一般情況下的傳感器運行，后續(xù)還需要能進一步模擬各種復雜工況下的傳感器運行.