李 嵬，劉 杰，呂金杰，劉 軍，蘇國東,3

(1.中國電子科技集團公司信息科學研究院，北京 100086；2.杭州電子科技大學射頻電路與系統(tǒng)教育部重點實驗室，浙江 杭州 310018；3.毫米波國家重點實驗室，江蘇 南京 210096)

0 引 言

毫米波具有大帶寬、波束窄、穿透力強等優(yōu)點，極大推動了毫米波技術在通信、雷達、生物監(jiān)測等領域的發(fā)展。基于W波段(75～110 GHz)研制的固態(tài)集成電路是毫米波應用技術的硬件基礎，作為諸多固態(tài)集成電路模塊之一的壓控振蕩器實現(xiàn)了直流信號到交流信號的轉化，是毫米波通信系統(tǒng)本振電路、雷達系統(tǒng)信號產生電路中的核心器件。隨著互補金屬氧化物半導體(Complementary Metal Oxide Semiconductor，CMOS)工藝技術的進步，CMOS晶體管的截止頻率和最大振蕩頻率已達到赫茲頻段(300 GHz～10 THz)，為毫米波壓控振蕩器的研制奠定了工藝基礎，進一步推動硅基毫米波壓控振蕩器的研究及產業(yè)應用推廣[1-3]。目前，硅基毫米波頻段壓控振蕩器(Voltage Control Oscillator，VCO)在提升工作頻率方面的研究主要集中在2個方面。一種是通過基波VCO的方式直接產生毫米波信號[1,4-5]，另外一種是將基波VCO產生的信號通過倍頻的方式間接產生毫米波信號[2-3]。此外，還可以采用開關電感或開關電容的方式來拓展VCO的調諧范圍。隨著電路工作頻率的提高，硅基無源器件的品質因子進一步降低，導致VCO相位噪聲惡化；同時，調諧范圍的提升對變容管的容值變化范圍提出更高的要求，進一步惡化了基波VCO的相位噪聲。因此，在確保VCO電路具有適中調諧范圍的前提下，提升毫米波基波VCO電路的相位噪聲具有一定的難度和挑戰(zhàn)。

本文提出一種基于變壓器結構的高品質因子電感(Transformer-Based Inductor，TB_IND)，有助于改善VCO電路的相位噪聲，并采用金屬氧化物半導體(Metal Oxide Semiconductor，MOS)開關與變容管相結合的策略，確保VCO電路調諧范圍的同時進一步改善其相位噪聲?；?5 nm CMOS工藝，設計了一款工作頻率為91.6～93.2 GHz的VCO，可應用于W波段的通信系統(tǒng)、雷達系統(tǒng)、生物監(jiān)測等系統(tǒng)。

1 VCO電路結構及設計方案

CMOS工藝的截止頻率和振蕩頻率雖然已進入太赫茲頻段，但設計一個良好性能的毫米波VCO依然存在不小的挑戰(zhàn)。首先，在毫米波頻段中，晶體管的器件模型與實際測量值之間的擬合度存在差異，設計加工后的VCO易出現(xiàn)頻率偏移、調諧范圍變窄和相位噪聲惡化等問題；其次，由于CMOS場效應管的低輸出功率和低柵氧擊穿電壓，難以實現(xiàn)VCO的高輸出功率；再次，隨著頻率的提高，硅工藝的襯底損耗、金屬的趨膚效應等易造成無源器件的品質因子降低，從而導致諧振電路的品質因子降低，惡化VCO電路的相位噪聲；最后，隨著電路工作頻率的提高，CMOS場效應管的本征增益反而降低，直接導致毫米波VCO的負阻單元器件尺寸增加，抵消了諧振單元品質因子降低所產生的影響，加大了毫米波頻段的基波VCO的設計難度?；谝陨弦蛩?，本文設計了一款CMOS毫米波VCO電路，其原理圖如圖1所示。

圖1 CMOS毫米波VCO電路原理圖

圖1中，VCO電路由負阻單元-R Cell(由M1，M2，Mq組成)，TB_IND，MOS開關陣列(SW1，SW2)，變容管(Cv)，輸出Buffer(由M3—M6組成)和輸出匹配電路構成。其中，負阻單元采用經(jīng)典的交叉耦合負阻單元維持VCO穩(wěn)定的輸出毫米波信號。TB_IND采用變壓器的初級線圈作為電感(L1)，與變容管Cv以及MOS開關共同構成的VCO電路的諧振單元；次級線圈I(Lcs)接可變電容，通過變容管容值的改變影響次級線圈Lcs和初級線圈L1之間的耦合，進而改變諧振頻率。次級線圈II(Lcl)通過磁耦合將VCO的輸出信號輸入到Buffer電路；VCO通過輸出Buffer電路與負載之間相連，有效降低了負載電阻對VCO電路中負阻單元的影響，確保VCO電路與外電路相連時依然能穩(wěn)定輸出毫米波信號。為了方便電路測試，本文設計的片上變壓器實現(xiàn)了信號差分轉單端的功能，該變壓器與電感Lm構成匹配網(wǎng)絡，使得輸出Buffer和50 Ω負載阻抗達到更好的匹配。

2 VCO電路設計

從宏觀上來區(qū)分，圖1所示的VCO電路設計分為有源電路單元設計和無源元件設計兩部分。有源電路單元包含負阻單元和輸出驅動電路，無源電路元件包含電感、MOS開關、變容管、片上變壓器、傳輸線等器件。

2.1 有源電路

圖2給出了本文設計的VCO電路的負阻單元、負阻單元的等效電路和輸出Buffer電路。

圖2 VCO負阻單元及其等效電路、輸出Buffer電路

負阻單元采用經(jīng)典的交叉耦合差分單元如圖2(a)所示，主要用于補償諧振單元及其他與負阻單元相關電路的損耗，維持VCO交流信號的穩(wěn)定輸出。負阻單元由交叉耦合對場效應管M1，M2及尾電流源場效應管M3共同組成，其中M3可以改善交叉耦合對場效應管所產生的輸入共模信號對電路的影響。此外，將M3的柵極設計為獨立供電端子，在電路測試時，通過調節(jié)M3的柵極電壓來改變交叉耦合對場效應管的電流，進而改變負阻單元的阻抗。負阻單元的等效電路如圖2(b)所示，當交叉耦合對場效應管的總柵寬一致時，負阻單元的阻抗為：

(1)

式中，gm為晶體管的跨導。通過對場效應管M1，M2相關參數(shù)的選擇，使得交叉耦合對場效應管形成的跨導略微高于VCO諧振單元的跨導，從而保證VCO在起振后，能盡快輸出穩(wěn)定的交流信號。同時，晶體管選擇時，需要進一步考慮晶體管本身的寄生電容，寄生電容會降低VCO的振蕩頻率，減小VCO的調諧范圍。本文設計中，M1和M2的單指柵寬為1.0 μm，總柵寬為24.0 μm；尾電流源管M3的單指柵寬為2.0 μm，總柵寬為80.0 μm。

電路工作頻率進入毫米波頻段后，MOS場效應管的柵-漏寄生電容對晶體管的影響愈發(fā)重要。在VCO的輸出Buffer設計中，如未將柵-漏寄生電容的影響考慮在內，極有可能因為負載阻抗反向加載到VCO的負阻單元端口，導致VCO停振或者相位噪聲增加。因此，本文設計采用共源共柵放大器結構，如圖2(c)所示。與共源電路相比，共源共柵電路具有更大的輸出電阻，具有較高的反向隔離度，其輸出阻抗為：

Ro=gm4×ro4×ro5

(2)

式中，gm4為晶體管M4的跨導，ro4和ro5分別為M4和M6的輸出電阻。

經(jīng)過優(yōu)化仿真，圖2(c)中，M4和M5的總柵寬選為6.4 μm，M6和M7的總柵寬選為12.0 μm。

2.2 無源器件

在VCO電路設計過程中，無源器件主要分為LC諧振網(wǎng)絡和輸出匹配網(wǎng)絡。隨著電路工作頻段的逐漸增大，尤其進入毫米波頻段后，場效應管、電感、傳輸線等的寄生參數(shù)(電阻、電容、電感等)在電路中的影響逐步增加，器件之間的互擾增加，影響電路的性能。因此，設計時需充分考慮寄生參數(shù)無源器件與電路中其它器件之間的相互影響。通常情況下，低頻VCO電路設計時，MOS開關、變容管、負阻單元及輸出Buffer電路均接在電感的端口。但在毫米波VCO設計中，這種連接方式使得器件之間的互耦增強，從而影響電路的性能。此外，目前的電磁仿真工具并不能準確估量場效應管在不同直流偏置下的相互耦合情況。因此，本文設計了一種基于片上變壓器結構的高品質因子電感，在參與諧振電路的同時，通過線圈之間的磁耦合將振蕩信號輸送至輸出Buffer，并在版圖設計時，將變容管搬移至變壓器的次級線圈的接口。TB_IND的3微結構圖及其等效電路如圖3所示。

圖3 TB_IND的三微結構圖及其等效電路

圖3(a)中，Cou_Wm線圈和Cou_EA線圈為變壓器的次級線圈，分別接輸出Buffer和變容管，變壓器的初級線圈(TB_IND)則為諧振網(wǎng)絡中的電感。為了便于分析，圖3(b)給出TB_IND的等效電路拓撲結構，其中Cp為交叉耦合單元及開關管的寄生電容，Cd為輸出Buffer的寄生電容，Cv為變容管的電容，文中設計的VCO電路的輸出頻率由電感L1、次級線圈的互感及Cp，Cv和Cd映射到初級線圈的電容共同決定。為了提高基于變壓器的電感的品質因子，電感的初級線圈采用工藝中的厚金屬(金屬層M8，銅，厚度為3.3 μm)，用于降低金屬的損耗，同時采用一種改進型屏蔽地[6]來降低襯底損耗，該屏蔽地采用底層金屬M1設計的環(huán)狀金屬構成，TB_IND的PGS與無環(huán)狀金屬PGS的TB_IND三維結構如圖4所示。圖4(a)中，由楞次定律可知，電感上的變化電場會在金屬環(huán)上感生電流，而金屬環(huán)之間亦會感生電流。金屬環(huán)之間的感生電流方向相反，從而形成了相互減弱的磁場，減弱了對電感的影響，改善了電感的品質因子。

圖4 TB_IND的PGS和無環(huán)狀金屬PGS的TB_IND三維結構圖

通過電磁仿真方法，評估本文提出的TB_IND和無環(huán)狀金屬屏蔽地的TB_IND的電感感值和品質因子，結果如圖5所示。從圖5(a)可以看出，電感在200 GHz范圍內未出現(xiàn)諧振點，滿足VCO電路設計時的指標要求；從圖5(b)可以看出，文中提出的TB_IND在W波段的品質因子約為8.25，較無環(huán)狀金屬屏蔽地的TB_IND的品質因子提高了約20%，說明改進型TB_IND可有效改善VCO電路的相位噪聲。

圖5 TB_IND與無環(huán)狀金屬PGS的TB_IND隨頻率變化

在VCO電路設計過程中，輸出匹配網(wǎng)絡主要通過片上變壓器和微帶線來實現(xiàn)。片上變壓器采用了邊緣耦合結構，為了減小金屬損耗，初級線圈和次級線圈均采用頂層金屬(M8)設計而成。微帶線的信號線亦采用工藝中的頂層厚金屬(M8)設計以降低金屬損耗。同時，為了減小襯底的渦旋電流對無源器件品質因子的影響，采用底層金屬(M1)作為輸出匹配網(wǎng)絡中的傳輸線和片上變壓器的屏蔽層，以提高信號在匹配網(wǎng)絡中的傳輸效率。此外，片上變壓器在實現(xiàn)阻抗匹配的同時實現(xiàn)了差分信號轉單端的功能，方便在片測試。

3 版圖與仿真實驗

圖6 VCO電路版圖

基于65 nm CMOS工藝，本文設計了一款工作頻率為91.6～93.2 GHz的VCO，版圖如圖6所示。電路版圖設計中，充分考慮對稱性，并根據(jù)仿真結果對版圖進行優(yōu)化。VCO電路中使用的GSG焊盤、電感、傳輸線和片上變壓器等無源器件均進行了電磁仿真評估，并與有源器件結合，完成設計。為了提高無源器件的品質因子，電路中的電感、傳輸線均采用工藝中的頂層厚金屬，變壓器采用邊緣耦合結構，初/次級線圈均采用頂層厚金屬銅。同時，采用工藝中提供的底層金屬M1作為屏蔽地，有效提高了無源器件的品質因子。信號通路及直流通路上均采用ESD保護。VCO電路芯片的大小為0.2 mm×0.2 mm。

通過2組MOS開關與變容管共同實現(xiàn)VCO的頻率調諧。2組MOS開關共有4種組態(tài)，擴展了VCO的調諧范圍。本文的VCO設計中，采用小尺寸變容管來實現(xiàn)頻率調諧，其容值變化范圍小，在結合MOS開關共同調諧時需要保證每個開關態(tài)的調諧頻率具有一致性，故設計的VCO調諧范圍為1.6 GHz，工作頻率范圍為91.6～93.2 GHz，VCO的輸出功率大于-14.5 dBm，在偏離諧振頻率10 MHz處的相位噪聲優(yōu)于-107.7 dBc/Hz。圖7給出了MOS開關工作在0/0，0/1，1/0和1/1狀態(tài)時，VCO的輸出頻率、輸出功率及相位噪聲隨調諧電壓變化的情況。

圖7 開關1/2工作在4種狀態(tài)下的輸出頻率/功率、相位噪聲隨調諧電壓變化曲線

在4種狀態(tài)下，VCO輸出的交流信號的頻率隨調諧電壓、開關狀態(tài)變化情況如表1所示。從表1可以看出，結合變容管的容值變化，MOS開關的每種開關態(tài)可實現(xiàn)不小于0.45 GHz的調諧范圍，同時考慮工藝加工偏差等因素，在各個開關態(tài)的頻率范圍有所交疊，VCO電路實現(xiàn)了1.6 GHz的頻率調諧范圍，且輸出頻率在開關的4種狀態(tài)下均能連續(xù)調諧。

表1 VCO輸出頻率隨調諧電壓、開關狀態(tài)變化表

選取近年來基于65 nm CMOS工藝設計的W波段的VCO設計方案進行比較，不同設計方案的性能參數(shù)如表2所示。

表2 基于65 nm CMOS工藝的VCO設計方案性能對比

從表2可以看出，和其他設計方案相比，本文提出的VCO設計方案的相位噪聲達到-107.7～-109.8 dBc/Hz，在相位噪聲方面具有一定的優(yōu)勢。

4 結束語

基于65 nm CMOS工藝，本文提出了一種基于變壓器結構的具有高品質因子的電感設計方案，在此基礎上，設計了一款工作頻率為91.6～93.2 GHz的VCO電路，改善了VCO電路的相位噪聲，拓展了VCO電路的頻率調諧范圍，為應用于通信、雷達、生物檢測等系統(tǒng)的窄帶信號產生電路提供設計參考。后續(xù)計劃進一步研究提高電感品質因子的方法，在確保諧振網(wǎng)絡品質因子的同時提高VCO電路的頻率調諧范圍。