劉寧寧，蔣文吉，成章，劉靜嫻

（中國電子科技集團(tuán)公司第二十九研究所，四川成都 610036）

軟件無線電（SDR）的概念最早是由美國MITRE公司的Joseph Mitola 博士于1992 年提出的。他指出，軟件無線電是多頻段無線電，具有寬帶天線、射頻前端、AD/DA 變換等功能，能夠支持多種空中接口及通信協(xié)議。而且在理想狀態(tài)下，所有方面（包括物理接口）都可以通過軟件來進(jìn)行定義。軟件無線電的概念經(jīng)過20 多年的推廣和全世界的深入研究，不僅得到了全世界的普遍認(rèn)可，而且已經(jīng)在通信、雷達(dá)、數(shù)據(jù)鏈、電子戰(zhàn)、廣播電視等領(lǐng)域獲得了廣泛應(yīng)用。

近些年來，隨著電子計算機(jī)技術(shù)及移動互聯(lián)網(wǎng)產(chǎn)業(yè)的快速發(fā)展，人們在日常的工作及生活中對信息化的需求也越來越高，如無線上網(wǎng)、移動支付功能、遠(yuǎn)程醫(yī)療診斷服務(wù)、遠(yuǎn)程無線視頻會議等。這些需求不僅需要通信設(shè)備對語音、數(shù)據(jù)、圖像和視頻進(jìn)行傳輸和處理，而且對通信平臺的信號帶寬及通道數(shù)量提出了更高的要求。與此同時，隨著移動互聯(lián)網(wǎng)技術(shù)的發(fā)展，移動通信技術(shù)已經(jīng)從第一代模擬系統(tǒng)發(fā)展到目前關(guān)于5G 系統(tǒng)的研制及大量商用化。然而，隨著各種新的標(biāo)準(zhǔn)及協(xié)議的陸續(xù)發(fā)布，無線系統(tǒng)制造商和通信運(yùn)營商必須通過更換基站基礎(chǔ)設(shè)施來滿足用戶的新需求，這就造成了硬件設(shè)備的不斷重新設(shè)計及更新?lián)Q代，造成成本和資源的浪費(fèi)，也增加了用戶的使用成本。所以，如果開發(fā)出一款通用化、標(biāo)準(zhǔn)化、模塊化并對各種信號波形具有廣泛適應(yīng)性的軟件無線電通用硬件平臺，就可以通過軟件重構(gòu)（升級）來實(shí)現(xiàn)靈活多變的通信體制及具有通信功能的無線電系統(tǒng)[1]，這種技術(shù)思路不僅可以大大降低通信基站等硬件基礎(chǔ)設(shè)備的升級成本，也可以極大地縮短新技術(shù)的迭代和應(yīng)用周期，從而為用戶提供更高質(zhì)量的移動通信新業(yè)務(wù)及服務(wù)。

1 硬件平臺總體方案設(shè)計

1.1 硬件平臺總體架構(gòu)設(shè)計

現(xiàn)階段常用的軟件無線電通信平臺常采用超外差和零中頻兩種架構(gòu)來實(shí)現(xiàn)。超外差架構(gòu)的硬件設(shè)計方案存在不可在線編程、擴(kuò)展性差、體積大、功耗高等缺陷[2]。零中頻的硬件設(shè)計方案現(xiàn)階段常采用ADI 公司的捷變頻收發(fā)器芯片AD9361 來實(shí)現(xiàn)。AD9361 接收帶寬最高支持56 MHz[3]，已漸漸不能滿足目前最新寬帶通信的要求。其次，AD9361 數(shù)據(jù)通信接口采用LVDS接口，最大速率支持1 Gbps；與目前主流的JESD204B 接口相比，速度較低，增加了數(shù)字前端處理器的I/O 接口數(shù)量及硬件設(shè)計的復(fù)雜性。再次，AD9361 的鏡像抑制大于40 dB，相比而言，AD9371 的鏡像抑制可達(dá)70 dB 以上。

基于以上原因，文中提出了一種基于ADI 公司的集成RF 芯片AD9371 和Xilinx Zynq-7000 FPGA的多通道通用軟件無線電硬件平臺設(shè)計方案，硬件平臺原理框圖如圖1 所示。該硬件方案以AD9371和Zynq-7000 系列的XC7Z045 為核心電路，其工作頻率范圍為300 MHz～6 GHz，包含2 路發(fā)射通道和2路接收通道功能的MIMO 收發(fā)器，可支持FDD 及TDD 兩種工作模式。工程設(shè)計人員通過軟件的動態(tài)重構(gòu)可適應(yīng)多種通信體制和通信功能。該硬件平臺的電路單元包括射頻收發(fā)單元AD9371 電路、以Zynq-7000 FPGA XC7Z045 為核心的數(shù)字信號處理電路、時鐘鎖相電路單元、DDR3 存儲電路、電源轉(zhuǎn)換網(wǎng)絡(luò)相關(guān)電路及接口電路等[4]。

圖1 硬件平臺原理框圖

1.2 主要硬件電路單元的設(shè)計與實(shí)現(xiàn)

1.2.1 射頻收發(fā)器單元AD9371電路的設(shè)計與實(shí)現(xiàn)

射頻收發(fā)電路主要由一片AD9371 芯片、巴倫轉(zhuǎn)換、匹配濾波網(wǎng)絡(luò)構(gòu)成，其功能為完成2 路發(fā)射信號和2 路接收信號的射頻信號調(diào)理。AD9371 的射頻信號輸入端要求輸入信號為差分信號，所以射頻信號經(jīng)過前端的巴倫轉(zhuǎn)換，可以實(shí)現(xiàn)射頻信號單端與差分之間的變換，從而實(shí)現(xiàn)射頻信號對外的單端射頻輸入及輸出。在接收端，AD9371 將信號進(jìn)行放大、下變頻、中頻濾波及A/D 轉(zhuǎn)換等處理，從而將射頻信號轉(zhuǎn)換為數(shù)字信號；在發(fā)射端，AD9371 將數(shù)字信號進(jìn)行數(shù)字濾波、D/A 轉(zhuǎn)換、濾波、上變頻及放大后轉(zhuǎn)換為RF 射頻信號，然后進(jìn)行輸出[5]。

AD9371 是一款高度集成的寬帶RF 收發(fā)器，該款芯片具有雙通道發(fā)射器、雙通道接收器、模擬混頻器、數(shù)字信號處理等功能。其輸入及輸出頻率范圍為300 MHz～6 GHz，發(fā)射帶寬最高支持250 MHz，接收帶寬最高支持100 MHz，支持多種工作模式。此外，該款I(lǐng)C 還包含2 路帶寬高達(dá)250 MHz 的觀測接收器單元、3 路嗅探器接收器、射頻放大器、模擬濾波器、模擬鎖相環(huán)單元、混頻濾器、調(diào)制解調(diào)器、自動增益控制（AGC）、ADC 單元、DAC 單元、FIR 數(shù)字濾波單元、JESD204B 及SPI 接口單元等。高速JESD204B接口支持最高6 144 Mbps的通道速率。此外，該芯片還集成了一些輔助功能，如輔助模數(shù)轉(zhuǎn)換器（ADC），輔助數(shù)模轉(zhuǎn)換器（DAC）和通用輸入/輸出(GPIO)，可提供額外的監(jiān)控和控制功能。該芯片具有高集成性、高靈活性等特點(diǎn)，可以取代或消除多達(dá)20 個分立無線電器件[6-7]。AD9371 的功能框圖如圖2 所示。

圖2 AD9371功能框圖

1.2.2 基于Zynq-7000 FPGA數(shù)字基帶信號處理電路實(shí)現(xiàn)

數(shù)字基帶處理單元主要由XC7Z045、DDR3 存儲器、QSPI FLASH、千兆以太網(wǎng)接口等電路單元組成，主要完成數(shù)字基帶信號的濾波、調(diào)制解調(diào)等信號處理算法。此外，數(shù)字基帶處理單元還完成如AD9371、時鐘鎖相器、千兆網(wǎng)等對外接口的控制功能以及數(shù)據(jù)存儲等功能。

文中數(shù)字信號處理單元選用了Xilinx公司Zynq-7000 系列的XC7Z045 作為核心處理器。Zynq-7000系列基于Xilinx 全可編程的可擴(kuò)展處理平臺（Extensible Processing Platform,EPP）結(jié)構(gòu)，該結(jié)構(gòu)在單個芯片內(nèi)集成了雙核ARM Cortex-A9 的硬核處理系統(tǒng)（Processing System,PS）和Xilinx 可編程邏輯（Programmable Logic,PL）系統(tǒng)，Zynq-7000 的原理框圖如圖3 所示[8-9]。Zynq-7000 FPGA 內(nèi)部的PS 與LP之間通過片內(nèi)集成的高速AXI 總線實(shí)現(xiàn)數(shù)據(jù)交換，其數(shù)據(jù)吞吐量可高達(dá)數(shù)十千兆每秒，這個數(shù)據(jù)交換速率可滿足軟件無線電應(yīng)用中的寬帶數(shù)據(jù)交換要求。與傳統(tǒng)FPGA 和SOC 相比，Zynq-7000 結(jié)構(gòu)具有軟件、硬件和I/O 的可編程特性，其優(yōu)點(diǎn)是可以將定制邏輯和軟件分別映射到PL 和PS 中，從而可以實(shí)現(xiàn)獨(dú)一無二和具有差異化的功能[10]。

圖3 Zynq-7000原理框圖

1.2.3 主要接口電路設(shè)計

該設(shè)計的主要接口電路包括AD9371 射頻輸入接口電路、AD9371 射頻輸出接口電路及AD9371 與Zynq-7000 FPGA 的接口電路等。其中，AD9371 射頻輸入接口電路和射頻輸出接口電路主要包括巴倫及匹配濾波網(wǎng)絡(luò)，AD9371 與Zynq-7000 FPGA 的接口電路包括JESD204B 接口、SPI 接口及GPIO 等。JESD204B 接口主要實(shí)現(xiàn)AD9371 與Zynq-7000 FPGA 之間的數(shù)據(jù)傳輸，設(shè)計采用4 LANE 接收和4 LANE 發(fā)送，支持最高速率為6 144 Mbps。SPI、GPIO為AD9371 的配置管理接口，通過FPGA 對AD9371進(jìn)行配置管理[11]。

1.2.4 時鐘管理單元電路設(shè)計

該模塊所需的時鐘包含以下幾部分，一是和AD9371 內(nèi)部采樣及本振相關(guān)的Device Clock 和SYSREF 時鐘；二是與Zynq-7000 JESD204B 接口相關(guān)的Device Clock 和SYSREF 時鐘；三是與Zynq-7000 FPGA 相關(guān)的邏輯時鐘和處理時鐘。該方案采用可配置的多通道輸出鎖相環(huán)芯片LMK04828實(shí)現(xiàn)時鐘網(wǎng)絡(luò)的管理和分配[12-13]，通過外部參考頻率100 MHz 產(chǎn)生各路時鐘。模塊的時鐘管理設(shè)計如圖4 所示。

圖4 時鐘管理單元電路設(shè)計

2 硬件功能的設(shè)計與實(shí)現(xiàn)

2.1 系統(tǒng)組成與功能實(shí)現(xiàn)

該設(shè)計的主要軟件程序設(shè)計是在Zynq-7000 FPGA 中實(shí)現(xiàn)的，并使用Xilinx 公司提供的Vivado 2016.2 開發(fā)套件進(jìn)行程序開發(fā)。Vivado 2016.2 開發(fā)套件由兩部分組成：1）Vivado 主環(huán)境，與傳統(tǒng)FPGA設(shè)計環(huán)境及方式相同，主要完成與PL 相關(guān)的數(shù)據(jù)接口控制、數(shù)字濾波、信號調(diào)制解調(diào)等設(shè)計；2）SDK 軟件輔助設(shè)計環(huán)境，主要完成與PS 層ARM 相關(guān)的設(shè)計、用戶協(xié)議及算法、控制線程、調(diào)試程序、存儲器讀寫程序、千兆網(wǎng)等外設(shè)接口程序，也包括AD9371 寄存器的SPI 配置等功能[14-15]。文中設(shè)計的軟件功能模塊及功能實(shí)現(xiàn)框圖如圖5 所示。

圖5 軟件功能模塊及功能實(shí)現(xiàn)框圖

2.2 接收通道功能實(shí)現(xiàn)

接收通道AD9371 寄存器配置通過Zynq-7000 FPGA 中的PS 來完成，其配置參數(shù)的選擇如RF 輸入頻率、信號帶寬、ADC 采樣速率、下變頻本振（LO）頻率、AGC 參數(shù)、濾波器參數(shù)、JESD204B 速率及通道數(shù)參數(shù)等可通過ADI 公司提供的AD9371 Transceiver Evaluation Software 工具進(jìn)行評估設(shè)置，AD9371 接收通道參數(shù)評估設(shè)置如圖6 所示。

圖6 AD9371接收通道參數(shù)評估設(shè)置

數(shù)據(jù)接收通道的實(shí)現(xiàn)過程如下：射頻輸入信號經(jīng)過巴倫及匹配濾波網(wǎng)絡(luò)后進(jìn)入AD9371，在AD9371 中對信號進(jìn)行濾波、放大、下變頻、A/D 采樣及數(shù)字濾波器組處理后，通過JESD204B 高速串行接口將采樣數(shù)據(jù)傳輸給信號處理單元中的Zynq-7000 FPGA（PL）進(jìn)行數(shù)據(jù)處理、數(shù)字濾波，并將數(shù)據(jù)存入DDR3 高速存儲器中。Zynq-7000 FPGA 中的PS 部分可通過DDR3 存儲器完成配置命令的下發(fā)、采樣數(shù)據(jù)的讀取、完成與千兆網(wǎng)等外設(shè)接口相關(guān)的數(shù)據(jù)傳輸、通信及控制功能。

2.3 發(fā)射通道功能實(shí)現(xiàn)

發(fā)射通道AD9371 寄存器配置的原理及方法同接收通道，可通過評估軟件對發(fā)射信號頻率、發(fā)射信號帶寬、D/A 采樣速率、上變頻本振（LO）頻率等相關(guān)參數(shù)進(jìn)行配置。數(shù)據(jù)發(fā)射通道的實(shí)現(xiàn)過程如下：首先，數(shù)字信號處理單元將需要發(fā)射的信息（如語音信號、圖像或視頻）經(jīng)過信號處理并完成信號調(diào)制；然后，通過JESD204B 高速串行接口將信號傳輸?shù)紸D9371 電路單元。在AD9371 中，信號經(jīng)過數(shù)字濾波器組處理后進(jìn)行D/A 轉(zhuǎn)換、射頻濾波、上變頻及功率放大后輸出至接口電路。

3 軟件無線電硬件平臺測試驗(yàn)證

對基于AD9371 和Zynq-7000 FPGA 的多通道通用軟件無線電硬件平臺的功能進(jìn)行測試驗(yàn)證如下：

在測試接收通道時，用信號源在輸入通道輸入正弦信號，通過Zynq SPI 口配置AD9371 的寄存器參數(shù)。在將接收通道的測試條件設(shè)置如下：RFLO=430 MHz，RF=480 MHz，fs=153.6 MHz，Pin=-15 dBm。借助Xilinx 公司的Vivado 獲得接收通道的原始數(shù)據(jù)，利用Matlab 軟件對采集到的原始數(shù)據(jù)做快速傅里葉變換（FFT）并進(jìn)行頻譜分析，最終得到的測試頻譜如圖7 所示，由頻譜數(shù)據(jù)可知信號的性能可滿足大部分工程應(yīng)用需求。

圖7 接收通道測試結(jié)果

在對發(fā)射通道進(jìn)行測試時，通過Zynq SPI 口配置AD9371 的DAC 采樣頻率、本振頻率、發(fā)射通道頻率及放大器和濾波器等參數(shù)信息，用頻率儀對輸出的信號進(jìn)行測試。發(fā)射通道為發(fā)射正弦波，頻率為470 MHz 時的測試結(jié)果如圖8 所示。

圖8 發(fā)射通道測試結(jié)果

4 結(jié)束語

文中基于軟件無線電的技術(shù)原理及思路，提出了一種基于AD9371 及Xilinx Zynq-7000 FPGA 的軟件無線電通用硬件平臺的設(shè)計方案及其關(guān)鍵技術(shù)的實(shí)現(xiàn)方法，并對接收通道和發(fā)射通道的硬件功能進(jìn)行了測試和驗(yàn)證。從測試結(jié)果可知，該硬件平臺的性能可滿足大部分工程應(yīng)用需求。基于該硬件平臺，設(shè)計人員通過軟件的動態(tài)重構(gòu)可實(shí)現(xiàn)靈活多變的通信體制和通信功能，可廣泛應(yīng)用于移動互聯(lián)網(wǎng)、軍事通信、雷達(dá)系統(tǒng)及信息化物聯(lián)網(wǎng)家電產(chǎn)品等領(lǐng)域。

目前，全世界在軟件無線電領(lǐng)域取得了大量的研究成果，這些成果不僅在軍事通信領(lǐng)域獲得了廣泛的應(yīng)用，而且也極大地推動了移動互聯(lián)網(wǎng)、大數(shù)據(jù)等技術(shù)的應(yīng)用研究。這些技術(shù)不僅在4G 及5G 移動通信中被廣泛應(yīng)用，而且在未來的移動通信、物聯(lián)網(wǎng)等領(lǐng)域會得到更為廣泛的應(yīng)用，將未來的移動通信技術(shù)及其相關(guān)的業(yè)務(wù)領(lǐng)域推向新高度?？梢院敛豢鋸埖卣f，隨著計算機(jī)技術(shù)、信號處理、移動互聯(lián)網(wǎng)及大數(shù)據(jù)等技術(shù)的迅猛發(fā)展，軟件無線電將成為21 世紀(jì)對世界最具影響力的新興科技之一[16-17]。