唐 威，馬姍姍，穆新華，王江濤

(西安郵電大學 電子工程學院，陜西 西安 710121)

低壓差穩(wěn)壓器(Low Dropout Regulator,LDO)能夠為電子設備提供穩(wěn)定的直流電壓電源。由于其能夠在更小輸出輸入電壓差的條件下工作，已經(jīng)被廣泛應用于手機、圖像傳感器以及無線網(wǎng)絡等領域。LDO的核心模塊是基準電壓源(基準源)。產(chǎn)生電壓基準的目的就是建立一個與電源電壓和工藝無關、具有確定溫度特性的直流電壓?；鶞试词悄M集成電路中重要的組成模塊之一，其能夠輸出一個穩(wěn)定的、不受外界參數(shù)變化影響的電源電壓[1]。帶隙基準源工藝簡單，常用的基準源分為有運放(運算放大器)帶隙基準源和無運放帶隙基準源兩種類型。相比于有運放的帶隙基準源，無運放帶隙基準源結構可以節(jié)約芯片面積，減小成本，應用的范圍較廣泛。

電源抑制比(Power Supply Rejection Ratio,PSRR)、溫度系數(shù)和啟動時間是基準源設計的三項重要指標。為了避免電源噪聲影響輸出，基準源需要具有較高的PSRR。溫度系數(shù)衡量物理材料屬性隨溫度變化的情況。隨著溫度的變化，具有較高溫度系數(shù)基準源的輸出電壓的穩(wěn)定性較差。啟動時間反映電路對系統(tǒng)上電的反應速度，若LDO的上電時間過長，會造成延時增大，時序緊張，從而影響系統(tǒng)的正常工作。

為此，文獻[2]提出了一種帶有曲率補償?shù)牡凸幕鶞孰妷涸措娐?，采用高階曲率補償技術降低溫度系數(shù)。文獻[3]設計了電源抑制比增強電路以提高PSRR。但是，文獻[2]和文獻[3]均采用帶有運算放大器的基準源，結構比較復雜。文獻[4]采用負反饋補償網(wǎng)絡增強電源抑制比，但是，在低頻條件下該基準源的PSRR較低，溫度系數(shù)較高，導致基準源電壓容易收到干擾，不夠穩(wěn)定。

為了滿足手持電子設備的需求，本文擬設計一種無運放的帶隙基準源，在經(jīng)典的無運放帶隙基準源結構上引入負反饋回路，以降低基準電壓受電源噪聲影響，維持基準電壓的穩(wěn)定，從而使得基準源具有較高的PSRR和較低的溫度系數(shù)。設計快速啟動電路，在電源上電時通過開關管快速導通以拉高基準電壓，以加速帶隙基準源的啟動過程。

1 典型的無運放帶隙基準源

帶隙基準源利用兩個分別為正、負溫度系數(shù)的電壓相互補償?shù)玫疆a(chǎn)生基準電壓。典型的無運放帶隙基準源結構示意圖如圖1所示。圖中，VIN為輸入電壓，VREF表示基準電壓，P1、P2和P3分別為P型晶體管，N1和N2分別為N型晶體管，Q1、Q2和Q3分別為雙極型晶體管，R1、R2分別為電阻。P1、P2和P3的寬長比相等，N1和N2的寬長比相等。采用電流鏡結構使得A、B兩點電壓相等。圖1中的P1、P2、N1、N2、Q1、Q2和R1組成一個與絕對溫度成正比(Proportional to Absolute Temperature,PTAT)的電流產(chǎn)生電路。

圖1 典型的無運放帶隙基準源結構

雙極型晶體管基極-發(fā)射極電壓VBE的計算表達式為

(1)

其中：IS表示雙極晶體管的反向飽和電流；IC表示流過雙極型晶體管的電流；VT表示熱電壓。

VBE為具有負溫度系數(shù)的電壓，兩個雙極型晶體管的VBE差值ΔVBE=VBE1-VBE2為具有正溫度系數(shù)的電壓，將這兩個電壓通過一定的權重相加就可以得到與溫度無關的基準電壓[1]。圖1中，雙極型晶體管Q1的基極-發(fā)射極電壓VBE1等于Q2的基極-發(fā)射極電壓VBE2與R1上的壓降之和[1,5-6]，可得關系式

ΔVBE=VBE1-VBE2=VTlnn

(2)

其中，n表示電路中使用雙極型晶體管Q2的個數(shù)。

流過R1的電流的計算表達式[7]為

(3)

P1、P2和P3互為電流鏡結構，流過P3支路的電流等于P1支路的電流，由此可得基準源電壓的計算表達式為

(4)

其中，VBE3表示雙極型晶體管Q3的基極-發(fā)射極電壓。

由于VBE3具有負溫度系數(shù)，VT具有正溫度系數(shù)，由此可以選擇合適的n、R1、R2的值就可以得到與溫度幾乎無關的基準源電壓[8-9]。

2 電路設計

電路設計包括無運放帶隙基準源設計和快速啟動電路設計兩個部分。

2.1 無運放帶隙基準源

設計的無運放帶隙基準源電路包括產(chǎn)生基準電壓的核心電路和負反饋回路[10-11]，其結構示意圖如圖2所示。圖中，Pi(i=1,2,…,9)為P型晶體管，Ni(i=1,2,…,6)為N型晶體管，Bias1和Bias2為偏置信號，EN為使能信號。

設計的帶隙基準源電壓由正溫度系數(shù)電壓ΔVBE與雙極型晶體管的負溫度系數(shù)電壓VBE相互抵消產(chǎn)生[12-13]。電路中Q2的個數(shù)為Q3的8倍，P4、N3和N4組成電流源，P7和P8為電流鏡結構，P6為使能控制的開關管，P9的漏端與N4的漏端相連，P9漏端電流經(jīng)N4流向地，R6、R7、P7、P8、N5、N6、Q2、Q3、R9和R10構成基準電壓的核心電路，Q3、N6、P9、N3、P5和R4構成負反饋回路。

圖2 無運放的帶隙基準源結構

圖2中，Q3基極-發(fā)射極電壓VBE3等于Q2基極-發(fā)射極電壓VBE2與R9上的壓降之和，其關系表達式為

R9I=VBE3-VBE2=VTln8

(5)

即

(6)

其中，I9表示流過R9的電流。

輸出基準源電壓的計算表達式為

(7)

其中：P8為P7的復制電流；2I9為流過R10的電流。

在電路中，引入了負反饋機制使基準電壓維持穩(wěn)定。當基準電壓VREF升高時，則雙極型晶體管Q3的集電極電壓會受影響而降低，晶體管N6漏端的電壓也會隨之降低，使得晶體管P9的漏端電壓升高，N3的漏端電壓隨著升高，從而導致P5的柵端電壓升高，P5的漏端電壓降低，使得基準電壓VREF降低，維持了基準電壓的穩(wěn)定。

無負反饋機制時，電源電壓的波動通過P5支路影響基準電壓的變化，基準電壓和電源電壓的關系可以表示為

(8)

其中，rOP5表示晶體管P5的輸出阻抗。

式(8)兩邊對VIN求偏導得到

(9)

當引入負反饋機制后，可以將Q3和N6以及P9和N3看作兩對共源共柵放大，將其增益分別記為A1和A2。偏置電壓主要由自偏置共源共柵結構的偏置產(chǎn)生，可以忽略偏置電壓對基準的影響，從而得到A1和A2的計算表達式分別為

A1=-gmQ3(rOP8+R8)

(10)

A2=-gmP9rOP4

(11)

其中：gmQ3、gmP9分別表示Q3、P9的跨導；rOP8、rOP4分別表示P8、P4的跨導。

根據(jù)負反饋回路可以得到

(VIN-VREFA1A2)gmP5R5=VREF

(12)

即

(13)

其中，gmP5表示P5的跨導。

式(13)兩邊對VIN求偏導得到

(14)

通常在設計中，電路的增益A1和A2均較大，使得A1和A2的乘積較大，使得式(14)的計算值遠小于式(9)的計算值，導致增加負反饋回路后基準電壓受電源電壓的影響變小。

2.2 快速啟動電路

圖2中，基準啟動是通過先建立偏置電流，由N3、N4下拉電流源拉低柵壓將P5導通給R4、R5進行充電，達到啟動的目的，其啟動時間較長。為了更快速、穩(wěn)定地啟動基準源電壓，設計了快速啟動電路，其結構示意圖如圖3所示。圖中C1為電容。

圖3 快速啟動電路結構

圖3快速啟動電路中，P1為開關管，N1、N2為電流鏡。VGS_P1、VGS_N1分別為P1、N1的柵源電壓，VTH_P1、VTH_N1分別為P1、N1的閾值電壓，快速啟動的原理為，當系統(tǒng)上電后，因為P1柵端接的低電勢，當|VGS_P1≥VTH_P1|時，P1導通，將VREF電壓快速拉高，當VREF升高到VGS_N1=VTH_N1時，即

0=VGS_N1-VTH_N1

=VG_N1-VS_N1-VTH_N1

=VG_N2-VREF-VTH_N1

(15)

其中：VG_N1、VG_N2分別表示N1、N2的柵極電壓；VS_N1表示N1的源極電壓。

設VGS_N2表示N2的柵源電壓，當基準源電壓達到

VREF=VGS_N2+VBE1-VTH_N1

時，N1截止，快速啟動電路停止工作。隨后由N3、N4下拉電流源拉低柵壓將P5導通給R4和R5進行充電。

3 仿真結果及分析

使用5 V 0.35 μm CMOS工藝設計電路，應用Cadence仿真工具，在輸入電源電壓為3 V下對基準源溫度系數(shù)、PSRR和啟動時間進行Typical-Typical(TT)、Fast-Fast(FF)和Slow-Slow(SS)等3種工藝角仿真，基準源溫度系數(shù)仿真結果如圖4所示?？梢钥闯?，在-40～125 ℃條件下，各個工藝角基準源壓差都比較小，其中，TT工藝角下基準源輸出的電壓比較穩(wěn)定，壓差為5.33 mV。

圖4 基準源溫度系數(shù)仿真結果

根據(jù)溫度系數(shù)計算公式[1]計算此時的溫度系數(shù)

(16)

其中：Vmax、Vmin分別表示仿真溫度區(qū)間內(nèi)基準電壓源輸出電壓的最大值和最小值；Tmax、Tmin分別表示仿真的最高溫度和最低溫度。經(jīng)計算得出實驗條件下TT工藝角的基準源溫度系數(shù)為25.3 ppm/℃。

對基準源的PSRR進行TT、FF、SS 3種工藝角仿真，仿真結果如圖5所示?？梢钥闯?，改進的帶隙基準源在3種工藝角下低頻的PSRR范圍為-88 dB～-112 dB。其中，TT工藝角基準源的PSRR為-90.1 dB。

對基準源的啟動時間進行TT、FF和SS等3種工藝角仿真，仿真結果如圖6所示。

圖5 基準電壓PSRR仿真結果

圖6 基準源啟動時間的仿真結果

從圖6(a)中可以看出，當輸入電壓上電時間為1 μs時，在不同工藝角下無快速啟動電路的基準源啟動時間范圍為80 μs ～120 μs。引入了快速啟動電路后，基準源啟動時間為9 μs?；鶞试磫铀俣容^快，說明快速啟動電路明顯提高了基準源的啟動時間。

本文設計與其他文獻性能參數(shù)比較結果如表1所示?？梢钥闯觯跍囟确秶畈欢嗟膶嶒灄l件下，綜合考慮溫度系數(shù)、PSSR和啟動時間等參數(shù)，本文方法設計的基準源性能相對較好。文獻[2]和文獻[8]都采用溫度補償方法降低溫度系數(shù)，其溫度系數(shù)均小于7 ppm/℃的，但是，這兩種方法均沒有考慮啟動時間問題，并且其PSSR值較低，從而導致基準源的抗干擾能力較差。文獻[7]采用自偏置高擺幅共源共柵電流鏡提高了電路的PSRR值，增強了基準源的抗干擾性能，但是，這種方法的溫度系數(shù)較高，并且啟動時間較長，大于10 μs。較長的上電時間會影響電路系統(tǒng)正常工作。

表1 本文設計與其他文獻性能參數(shù)比較結果

采用5V 0.35 μm CMOS工藝，設計的基準源電路版圖如圖7所示，包含快速啟動電路的版圖面積約為250 μm×120 μm。

圖7 無運放帶隙基準電路版圖

4 結語

利用5 V 0.35 μm CMOS工藝，設計了一種可快速穩(wěn)定啟動無運放的帶隙基準源。整個電路由快速啟動電路和無運放帶隙電路兩個部分組成。在快速啟動電路部分的設計中，利用開關管快速導通，在電源上電時迅速拉高基準電壓，加速帶隙基準源的啟動。在無運放帶隙電路部分的設計中，以經(jīng)典的無運放帶隙基準源結構為基礎，在其上增加了負反饋回路，以降低基準電壓受電源噪聲影響，維持基準電壓的穩(wěn)定。仿真結果表明，在-40 ℃～125 ℃溫度范圍內(nèi)，設計的基準源兼顧了PSRR、溫度系數(shù)和啟動時間等指標，其PSRR值較高，溫度系數(shù)和電路的啟動時間較低。