萬 文，王 煒，吳 敏

（1.武漢軟件工程職業(yè)學(xué)院，湖北 武漢 430205；2.武漢船舶通信研究所，湖北 武漢 430205）

1 改進(jìn)前的電路圖

1.1 計(jì)數(shù)器74LS192

集成芯片74LS192是同步計(jì)數(shù)器，雙時(shí)鐘輸入，并具有清零和置數(shù)等功能[1-3]。D～A是并行數(shù)據(jù)輸入端，D是最高位，A是最低位；QD～QA是數(shù)據(jù)輸出端，QD是最高位，QA是最低位；UP是加法計(jì)數(shù)脈沖輸入端；DOWN是減法計(jì)數(shù)脈沖輸入端；CLR是置零端（高電平有效）；置數(shù)端（低電平有效）；BO是減法計(jì)數(shù)時(shí)的借位輸出端，當(dāng)輸出端等于0000時(shí)，BO=0；CO是加法計(jì)數(shù)時(shí)的進(jìn)位輸出端，當(dāng)輸出端等于1001時(shí)，CO=0。74LS192功能表，如表1所示。

1.2 數(shù)碼管顯示器

圖1 74LS192的引腳圖和邏輯符號

表1 74LS192功能表

設(shè)計(jì)中用到的是七段數(shù)碼管顯示器。七段數(shù)碼管顯示器有共陽極和共陰極兩種類型[4]。在multisim軟件中，選用的是共陰極的數(shù)碼管顯示器。圖2是multisim軟件中七段數(shù)碼管顯示器的模型圖。該模型是七段數(shù)碼管和譯碼器的合成器件，默認(rèn)是共陰極的。系統(tǒng)默認(rèn)該顯示器內(nèi)部已連接電源和地，顯露在外的輸入端口有4個(gè)，從左到右依次是高位至低位[5]。讀數(shù)遵循8421BCD碼制，即輸入的是什么值，該顯示器就會顯示什么數(shù)值。例如：若輸入0101，則顯示器將顯示“5”。

1.3 倒計(jì)時(shí)電路

圖3是基于multisim軟件設(shè)計(jì)的倒計(jì)時(shí)電路，電路功能是實(shí)現(xiàn)59～00的倒計(jì)時(shí)顯示電路。圖3用到了2片74LS192計(jì)數(shù)器芯片，分別用來計(jì)數(shù)十位和個(gè)位；U1、U2的輸出端分別與U3、U4的輸入端依次連接，即U1、U2的計(jì)數(shù)值將通過U3、U4顯示。

圖2 數(shù)碼管顯示器

圖3 原倒計(jì)時(shí)電路

因?yàn)槭堑褂?jì)時(shí)電路，所以2片74LS192計(jì)數(shù)器芯片的計(jì)數(shù)脈沖都是通過引腳DOWN輸入。參照表1，此時(shí)UP引腳不起作用，都接高電平；U2的時(shí)鐘信號由multisim軟件的時(shí)鐘源提供，U1的時(shí)鐘信號由低位計(jì)數(shù)器U2的借位輸出端BO提供[6]。

2 原電路圖出現(xiàn)的問題

2.1 理論結(jié)果

根據(jù)計(jì)數(shù)器芯片74LS192的工作原理，計(jì)數(shù)器在倒計(jì)時(shí)過程中，輸出值為0001～0000～1001時(shí)，在輸出為0000的整個(gè)時(shí)間段，BO=0保持不變，具體波形圖如圖4所示，即在理論情況下兩片計(jì)數(shù)器的BO端口的輸出波形。在此理論基礎(chǔ)上，高位計(jì)數(shù)器芯片U1輸出端口QD～QA的數(shù)值將由0101～0100～0011～0010～0001～0000～0101依次循環(huán)。

2.2 實(shí)際仿真結(jié)果

圖5是計(jì)數(shù)器芯片U1輸出引腳的實(shí)際的波形圖?？梢钥闯?，借位端口BO輸出的一直為高電平，與理論不符合。從圖5還可以看出，計(jì)數(shù)器U1的輸出值實(shí)現(xiàn)的是1010～0000～1010的倒計(jì)時(shí)，并未實(shí)現(xiàn)0101～0000～0101的倒計(jì)時(shí)功能，不能滿足實(shí)驗(yàn)要求。

3 問題分析

對比圖4和圖5不難發(fā)現(xiàn)，實(shí)際波形與理論波形出現(xiàn)的不符合，主要原因是U1的借位端口BO沒有等于低電平的階段。BO不能等于0，將導(dǎo)致U1的置數(shù)端口不能等于0，置數(shù)永遠(yuǎn)無效，所以輸出不可能從0000跳轉(zhuǎn)到0101。

由于邏輯分析儀的主要功能是分析不同通道的邏輯關(guān)系，而這里要分析BO端口出現(xiàn)故障的原因，因此選用示波器更適合。

圖4 計(jì)數(shù)器BO端口理論波形圖

圖5 計(jì)數(shù)器輸出BO端口實(shí)際波形圖

在原電路圖中，將U1的倒計(jì)時(shí)時(shí)鐘輸入端口DOWN和借位端口BO接入示波器，可以觀察到如圖6所示的波形圖。通過原倒計(jì)時(shí)電路圖3易發(fā)現(xiàn)，十位DOWN和個(gè)位的BO連接在一起。那么，圖6的波形圖說明個(gè)位的BO端口只在極端的時(shí)間內(nèi)等于0。由于這個(gè)時(shí)間太短暫，導(dǎo)致十位的借位輸出端BO來不及反應(yīng)變?yōu)榈碗娖剑允坏腂O一直等于高電平。

4 改進(jìn)措施

通過以上分析，不能實(shí)現(xiàn)59～00倒計(jì)時(shí)的主要原因是U1的BO端口不能出現(xiàn)低電平。所以，要解決這個(gè)問題，最好要避開使用U1的BO端口。原電路U1的置數(shù)端LOAD與自身的BO相連，改進(jìn)后的電路如圖7所示。其中，U1的置數(shù)端LOAD與自身的輸出端口QD、QA連接，其邏輯關(guān)系滿足即只有當(dāng)QD=0且QA=0時(shí)，計(jì)數(shù)器U1同步置數(shù)。也就是只有輸出端等于1001時(shí)，U1立即置數(shù)，輸出立即等于置入的數(shù)值0101，由此十位計(jì)數(shù)器將實(shí)現(xiàn)倒計(jì)時(shí)0101～0000～0101的功能。

圖6 計(jì)數(shù)器BO的波形圖

圖7 改進(jìn)后的倒計(jì)時(shí)電路圖

改進(jìn)后的電路圖和原圖相比，個(gè)位計(jì)數(shù)部分也有所改動。原電路中個(gè)位倒計(jì)時(shí)采用的是同步置數(shù)法，改進(jìn)后的電路利用計(jì)數(shù)芯片74LS192的DOWN端口接入時(shí)鐘脈沖清零后能夠自動倒計(jì)時(shí)的特點(diǎn)，沒有用到置數(shù)端口也能實(shí)現(xiàn)設(shè)計(jì)目標(biāo)，進(jìn)一步簡化了倒計(jì)時(shí)電路。

改進(jìn)后電路圖的計(jì)數(shù)器的輸出端波形圖如圖8所示。可以看出，十位輸出端能夠?qū)崿F(xiàn)倒計(jì)時(shí)0～5～0，并且在十位保持不變的時(shí)間段內(nèi)，個(gè)位實(shí)現(xiàn)了從9～0的輸出。

圖8 改進(jìn)后電路的輸出波形圖

5 結(jié) 論

本文利用multisim平臺，發(fā)現(xiàn)并解決了以74LS192芯片為核心的倒計(jì)時(shí)電路的問題，在教學(xué)過程中對學(xué)生有極大幫助，有利于學(xué)生理解計(jì)數(shù)器74LS192，幫助學(xué)生提高數(shù)字電路設(shè)計(jì)能力。