王鑫淦 尹子源 李安陽(yáng)

（上海船舶電子設(shè)備研究所，上海，201108）

對(duì)于主動(dòng)聲吶發(fā)射系統(tǒng)，相控發(fā)射能夠使發(fā)射陣具有一定指向性，從而將能量集中在某一方向上，獲得發(fā)射指向性增益，用較小的發(fā)射功率探測(cè)到更遠(yuǎn)距離的目標(biāo)。此外相控發(fā)射還能形成多個(gè)發(fā)射指向性波束，提高主動(dòng)聲吶的探測(cè)效率[1]。

相控發(fā)射的核心為相控信號(hào)源的設(shè)計(jì)，文獻(xiàn)[2-3]采用了DSP和FPGA相結(jié)合的方案來實(shí)現(xiàn)相控信號(hào)源，該方案需要DSP計(jì)算波形數(shù)據(jù)，再傳遞給FPGA進(jìn)行相控輸出，軟硬件較為復(fù)雜，并且遇到傳輸誤碼時(shí)，將導(dǎo)致波形輸出異常，影響發(fā)射系統(tǒng)正常工作。文獻(xiàn)[4]中提出的相控信號(hào)源是對(duì)調(diào)制以后的SPWM信號(hào)進(jìn)行延時(shí)輸出控制，因?yàn)镾PWM信號(hào)的采樣率一般是基頻信號(hào)的 10倍以上，所以延時(shí)輸出時(shí)所需的數(shù)據(jù)存儲(chǔ)器空間大大增加，硬件配置要求較高。文獻(xiàn)[5]中采用多片 DDS集成芯片AD9959來實(shí)現(xiàn)相控發(fā)射信號(hào)源，并通過FPGA對(duì)多片 AD9959進(jìn)行同步控制，該方案硬件成本高、控制復(fù)雜、并且不適合小型化設(shè)計(jì)。

本文針對(duì)相控信號(hào)源的應(yīng)用需求，提出了一種新穎的基于單片F(xiàn)PGA的相控信號(hào)源實(shí)現(xiàn)方法。該方案克服了以往相控信號(hào)源的一些弊端，硬件成本低、控制簡(jiǎn)單、可靠性高。

1 相控發(fā)射原理

主動(dòng)聲吶中，相控發(fā)射是基于發(fā)射波束形成原理，就是將產(chǎn)生的多路信號(hào)經(jīng)過處理（如延時(shí)、相移）后作為一定幾何排列的多元基陣的驅(qū)動(dòng)信號(hào)，轉(zhuǎn)換成聲波后在水介質(zhì)中自然傳播，形成空間指向性的方法[6]。這里考慮N路發(fā)射信號(hào)入射到遠(yuǎn)場(chǎng)空間某位置時(shí)的情況。在陣元處發(fā)射信號(hào)是窄帶的情況下，可用如下的復(fù)包絡(luò)形式表示：

式中，gi表示第i路信號(hào)到達(dá)空間某點(diǎn)過程中的傳播損失，ni( t)表示第i路信號(hào)在t時(shí)刻夾帶的噪聲，表示第i路信號(hào)到達(dá)空間某點(diǎn)時(shí)相對(duì)于參考信號(hào)的時(shí)延。

理想情況下，各通道的發(fā)射信號(hào)不受通道不一致、互耦等因素的影響且信號(hào)傳播途中的噪聲為高斯白噪聲，則式（4）中的增益可以忽略（即歸一化為1），因此式（4）可以簡(jiǎn)化為

通過以上分析可知，只要知道各陣元發(fā)射信號(hào)在到達(dá)空間某點(diǎn)的延遲時(shí)間τ，就很容易得出特定空間陣列的導(dǎo)向矢量。

下面推導(dǎo)一下空間陣元間的延遲表達(dá)式τ。假設(shè)空間任意兩個(gè)陣元，其中一個(gè)為參→考 陣 元（位于原點(diǎn)），另外一個(gè)陣元的向量坐標(biāo)為=(x, y, z)，兩陣元的幾何關(guān)系如圖1所示，圖中“×”表示陣元。

圖1 空間任意兩陣元的幾何關(guān)系圖

相反，如果兩陣元作為發(fā)射陣元，空間遠(yuǎn)場(chǎng)某點(diǎn)作為接收點(diǎn)，要使得兩陣元的聲線能在遠(yuǎn)場(chǎng)某點(diǎn)同相疊加，必須使得各陣元的發(fā)射信號(hào)在到達(dá)空間某點(diǎn)時(shí)的聲程差或延遲為零，對(duì)應(yīng)的可通過相移法或時(shí)延法來實(shí)現(xiàn)，這就是發(fā)射波束形成的基本原理。

2 相控信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn)

2.1 相控方式

由發(fā)射波束形成原理可知，要產(chǎn)生具有相控效果的N路信號(hào)有兩種方法。一種是時(shí)延法，即產(chǎn)生的N路信號(hào)的起始相位都為零，但是激勵(lì)換能器的起始時(shí)刻不同，以適應(yīng)不同指向相控發(fā)射的要求。另一種是相移法，即各路信號(hào)同時(shí)激勵(lì)換能器，為了得到不同指向的發(fā)射波束，在各路信號(hào)上預(yù)先加上不同的相移。不管是時(shí)延法還是相移法，每路激勵(lì)信號(hào)的脈寬均為T。

當(dāng)各發(fā)射陣元到達(dá)空間某遠(yuǎn)場(chǎng)點(diǎn)的距離不同時(shí)，兩種相控方式下遠(yuǎn)場(chǎng)點(diǎn)接收到的信號(hào)情況如圖2～3所示。其中橫坐標(biāo)表示點(diǎn)數(shù)，縱坐標(biāo)表示幅值，ch1～ch4為每路信號(hào)到達(dá)接收點(diǎn)的波形，y為接收點(diǎn)實(shí)際接收到的波形。從圖中可以看到，采用相移法時(shí)，盡管遠(yuǎn)場(chǎng)接收到的信號(hào)y是各陣元發(fā)射信號(hào)的同相相加，但其波形卻不是一個(gè)脈寬為T的信號(hào)，而是一個(gè)有前沿后沿的信號(hào)，因此回波中的有效信號(hào)長(zhǎng)度減小了。圖2中時(shí)延法有效信號(hào)長(zhǎng)度約為300個(gè)時(shí)間點(diǎn)，而圖3中相移法有效長(zhǎng)度約為200個(gè)時(shí)間點(diǎn)。

圖2 空間某遠(yuǎn)場(chǎng)點(diǎn)接收到的波形（時(shí)延法）

圖3 空間某遠(yuǎn)場(chǎng)點(diǎn)接收到的波形（相移法）

在大孔徑基陣的應(yīng)用中，測(cè)量發(fā)射源級(jí)時(shí)必須具備遠(yuǎn)場(chǎng)條件，而此時(shí)直達(dá)波往往只有毫秒級(jí)別，如果采用相移法，由于接收端存在前沿信號(hào)，可能導(dǎo)致直達(dá)波的誤判；其次，在實(shí)驗(yàn)室測(cè)試相控信號(hào)源時(shí)，顯然測(cè)量時(shí)延要比測(cè)量相移簡(jiǎn)單的多?；谝陨蟽牲c(diǎn)因素，本文確定采用時(shí)延法來實(shí)現(xiàn)相控信號(hào)源。

2.2 實(shí)現(xiàn)方案

相控陣中，通過控制各陣元發(fā)射信號(hào)的起始時(shí)刻，從而控制合成波陣面達(dá)到波束聚焦、波束形成等多種相控效果。因此，時(shí)延法中延時(shí)是相控陣技術(shù)的核心，是多種相控效果的基礎(chǔ)。相控延時(shí)的精度對(duì)波束特性的影響很大，例如延時(shí)量化誤差會(huì)產(chǎn)生離散的誤差旁瓣。因此在相控信號(hào)源設(shè)計(jì)時(shí)必須對(duì)延時(shí)精度多加考慮。傳統(tǒng)的相控延時(shí)一般采用模擬延遲線來實(shí)現(xiàn)。這種延遲方式有兩大缺點(diǎn)：其一，延遲量不能精細(xì)調(diào)節(jié)，只能實(shí)現(xiàn)分段聚焦，當(dāng)聚焦點(diǎn)很多時(shí)需要龐大的LC網(wǎng)絡(luò)和電子開關(guān)矩陣；其二，由于是模擬延遲方式，電氣參數(shù)難以穩(wěn)定，延時(shí)量會(huì)發(fā)生溫漂、時(shí)漂，波形容易被噪聲干擾。新的發(fā)展方向是用數(shù)字延時(shí)來代替原有的模擬延時(shí)。數(shù)字延時(shí)精度高、控制方便、穩(wěn)定性好，可以大大提高相控發(fā)射的質(zhì)量[7]。下面將對(duì)幾種常見的相控延時(shí)方案進(jìn)行介紹。

2.2.1 多片DDS芯片構(gòu)成相控信號(hào)源

如圖4所示，該方案選擇專用DDS集成芯片實(shí)現(xiàn)相控信號(hào)源[8]。在實(shí)際應(yīng)用中，必須采用多片DDS芯片，通過微控制器對(duì)DDS芯片進(jìn)行控制，產(chǎn)生各路延時(shí)的信號(hào)，然后送給調(diào)制器進(jìn)行調(diào)制。該方案下的系統(tǒng)延時(shí)精度主要取決于微控制器的工作時(shí)鐘頻率，時(shí)鐘頻率越高，延時(shí)精度越高。該方案存在的缺點(diǎn)有：DDS芯片的數(shù)量較多，占用空間比較大，增加了系統(tǒng)成本；多片 DDS芯片的聯(lián)合控制比較復(fù)雜，增加了難度。

圖4 專用DDS芯片構(gòu)成的相控信號(hào)源

2.2.2 單片F(xiàn)PGA內(nèi)部構(gòu)建多個(gè)DDS的相控信號(hào)源

如圖5所示，該方案選擇單片F(xiàn)PGA實(shí)現(xiàn)相控發(fā)射。在FPGA內(nèi)部，一個(gè)DDS邏輯單元對(duì)應(yīng)一路信號(hào)，每路信號(hào)間的延時(shí)由邏輯控制單元進(jìn)行控制。該方案將多路信號(hào)源整合到單片F(xiàn)PGA內(nèi)，能大大降低成本，同時(shí)能夠保證延時(shí)精度，唯一的缺點(diǎn)就是占用了FPGA中大量的邏輯資源（或存儲(chǔ)容量），所以對(duì)FPGA的配置要求比較高。

圖5 單片F(xiàn)PGA構(gòu)成的相控信號(hào)源

2.2.3 本文方案

上文兩種相控延時(shí)方案都存在相似的問題，即成本高、占用資源多以及延時(shí)精度難易保證。為此，本文提出了一種單片 FPGA內(nèi)部構(gòu)建單 DDS多RAM 的相控信號(hào)源解決方案，該方案在延時(shí)精度和占用資源量這兩個(gè)指標(biāo)上取得了平衡。圖6給出了新方案下的相控信號(hào)源實(shí)現(xiàn)的原理框圖，該相控信號(hào)源在單片F(xiàn)PGA平臺(tái)上即可實(shí)現(xiàn)。圖中，上位機(jī)通過串行接口與FPGA通信，將控制參數(shù)（如發(fā)射信號(hào)頻率、信號(hào)形式、發(fā)射脈寬長(zhǎng)度、各通道的延時(shí)量等）傳送給FPGA，并存入相應(yīng)的寄存器。整個(gè)FPGA內(nèi)部只有一個(gè)DDS邏輯單元，沒有采用多個(gè)DDS邏輯單元，這將大大節(jié)省FPGA的存儲(chǔ)空間。

圖6 單片F(xiàn)PGA內(nèi)部構(gòu)建單DDS多RAM的相控信號(hào)源

最關(guān)鍵的是相控延時(shí)部分。將 DDS產(chǎn)生的信號(hào)同時(shí)寫入N個(gè)RAM單元內(nèi)，然后根據(jù)各通道的延時(shí)量，分時(shí)對(duì)不同通道的RAM進(jìn)行讀取操作，得到具有不同延時(shí)的多路信號(hào)。以線列陣為例，其中第1通道與第N通道的信號(hào)時(shí)延是最長(zhǎng)的，假設(shè)最長(zhǎng)時(shí)延為13個(gè)采樣數(shù)據(jù)點(diǎn)，那么每通道RAM的存儲(chǔ)深度就選13。RAM的讀寫過程如圖7所示，對(duì)于第1通道，每寫入一個(gè)數(shù)據(jù)，就相應(yīng)的讀出該數(shù)據(jù)，而對(duì)于第N通道，必須延時(shí)13個(gè)數(shù)據(jù)點(diǎn)后再輸出相應(yīng)的波形數(shù)據(jù)。

圖7 多通道RAM讀寫示意圖

對(duì)照?qǐng)D7，在時(shí)刻i時(shí)，對(duì)所有RAM 的第13地址處寫入相同的數(shù)據(jù)，然后第 1通道即刻輸出地址13處的數(shù)據(jù)，而第N通道輸出地址1處的數(shù)據(jù)（即第N通道相對(duì)于第1通道延遲13個(gè)數(shù)據(jù)點(diǎn)）；在時(shí)刻i+1時(shí)，對(duì)所有RAM的第1地址處寫入相同的數(shù)據(jù)，然后第1通道即刻輸出地址1處的數(shù)據(jù)，而第N通道輸出地址2處的數(shù)據(jù)。采用該方法實(shí)現(xiàn)相控延時(shí)具有3大優(yōu)勢(shì)：（1）每通道中RAM的存儲(chǔ)深度只跟最大延時(shí)量有關(guān)，節(jié)省存儲(chǔ)空間；（2）RAM的讀寫時(shí)鐘頻率可以很低，跟信號(hào)的采樣率一致；（3）延時(shí)精度跟系統(tǒng)時(shí)鐘有關(guān)，在延時(shí)精度要求較高的應(yīng)用場(chǎng)合，可以適當(dāng)提高系統(tǒng)時(shí)鐘來解決。

此外，方案中采用了先時(shí)延后調(diào)制的方法，即先對(duì)低采樣率的信號(hào)進(jìn)行時(shí)延，得到N路不同時(shí)延的信號(hào)，然后在高時(shí)鐘頻率下對(duì)N路時(shí)延信號(hào)進(jìn)行調(diào)制。較先調(diào)制后延時(shí)的方法而言，該方法能有效降低數(shù)據(jù)量，一般的FPGA就能滿足系統(tǒng)要求，無(wú)需添加額外的存儲(chǔ)器。

2.3 功能仿真

按照上面提出的實(shí)現(xiàn)方案，對(duì)相控信號(hào)源進(jìn)行了實(shí)現(xiàn)。利用Modelsim對(duì)FPGA生成的邏輯進(jìn)行功能仿真，圖8給出了相控信號(hào)源的Modelsim功能仿真結(jié)果。圖中只顯示了3個(gè)通道的輸出信號(hào)波形，進(jìn)行了兩次波束形成。圖中還給出了調(diào)制器輸出信號(hào)的時(shí)域波形。從仿真結(jié)果可以確定FPGA邏輯功能的正確性，同時(shí)也證明了該方案的可行性。

圖8 相控信號(hào)源輸出結(jié)果

2.4 性能實(shí)測(cè)

由于FPGA輸出的相控信號(hào)源為數(shù)字信號(hào)，因此這里將相控信號(hào)源的輸出接濾波器還原成模擬信號(hào)后，再通過示波器進(jìn)行觀察。為了避免不同濾波器引入的相移不同，每路信號(hào)都采用同一濾波器，通過讀取濾波輸出信號(hào)與同步信號(hào)間的時(shí)間差來計(jì)算通道間的延時(shí)量，相控信號(hào)源測(cè)試波形圖如圖9所示。

圖9 測(cè)試波形圖

表1 相控方向θ時(shí)各通道相對(duì)于第1通道的延時(shí)時(shí)間

表2 相控方向-θ時(shí)各通道相對(duì)于第1通道的延時(shí)時(shí)間

由實(shí)測(cè)最大延時(shí)誤差38 ns可知，相控信號(hào)源的延時(shí)精度在±100 ns以內(nèi)，其性能完全滿足指標(biāo)要求的±500 ns。對(duì)于相控精度要求更高的應(yīng)用場(chǎng)合，可以適當(dāng)提高系統(tǒng)的工作時(shí)鐘來解決。

3 結(jié)論

本文從發(fā)射波束形成的原理、實(shí)施方案的選擇以及具體的實(shí)現(xiàn)方法等幾個(gè)方面，對(duì)相控發(fā)射信號(hào)源進(jìn)行了深入的探討和研究。與常規(guī)相控信號(hào)源相比，本文提出的相控發(fā)射信號(hào)源通過對(duì)多RAM 的讀寫操作以及采用先延時(shí)后調(diào)制的方法，使得延時(shí)精度和資源占用量等方面具有顯著優(yōu)勢(shì)，在分布式多節(jié)點(diǎn)相控信號(hào)源應(yīng)用中也可以通過增加同步信號(hào)來達(dá)到多通道信號(hào)的同步輸出，因此廣泛適用于主動(dòng)聲吶相控發(fā)射領(lǐng)域。