邱 亮 茆亞洲 彭 滟 朱亦鳴

（上海理工大學(xué)光電信息與計(jì)算機(jī)工程學(xué)院，上海，200093）

引 言

鎖相放大技術(shù)是一種基于相干解調(diào)原理的微弱信號(hào)檢測(cè)技術(shù)[1-4]。通過(guò)給待測(cè)信號(hào)施加一個(gè)載波參考信號(hào)作調(diào)制，使載波參考信號(hào)攜帶待測(cè)信號(hào)的幅頻特征，然后在檢測(cè)端利用本征參考信號(hào)與待測(cè)載波信號(hào)的強(qiáng)相關(guān)性，將攜帶有待測(cè)信號(hào)幅頻特征的參考載波信號(hào)進(jìn)行相干解調(diào)，從而將待測(cè)信號(hào)從強(qiáng)背景噪聲中提取出來(lái)。1972年美國(guó)斯坦福公司研制出第一臺(tái)商用級(jí)模擬鎖相放大器，信號(hào)輸入帶寬可達(dá)101 kHz，動(dòng)態(tài)范圍120 dB。國(guó)內(nèi)對(duì)于鎖相放大技術(shù)的研究起步比較晚，中大科儀有限公司采用FPGA與ARM平臺(tái)架構(gòu)開發(fā)的OE2041型數(shù)字鎖相放大器，信號(hào)最高輸入帶寬30 MHz，動(dòng)態(tài)范圍100 dB。近日，瑞士蘇黎世公司利用超高速模數(shù)轉(zhuǎn)換器(Analog-to-digital converter，ADC)芯片研發(fā)的HLMI型鎖相放大器將檢測(cè)帶寬提高到600 MHz，動(dòng)態(tài)范圍100 dB，成為世界上迄今為止最快的商用數(shù)字鎖相放大器。在此設(shè)計(jì)中，最大的優(yōu)勢(shì)是采用的單顆ADC芯片可以在保持高分辨率的前提下大幅度提高采樣率，從而將鎖相放大器信號(hào)處理帶寬提高到600 MHz。相對(duì)傳統(tǒng)模擬鎖相放大技術(shù)，數(shù)字鎖相放大器性能取決于ADC系統(tǒng)的分辨率、采樣率及本征噪聲特性[5-7]，這就需要基于數(shù)字量化保持等特征的數(shù)字鎖相放大器具有更高的采樣率和分辨率。

本文設(shè)計(jì)了一種基于時(shí)鐘樹機(jī)制、并聯(lián)ADC交替采樣結(jié)構(gòu)的超高速數(shù)字鎖相放大系統(tǒng)。創(chuàng)新性地利用時(shí)鐘樹結(jié)構(gòu)生成多路協(xié)調(diào)ADC交替采樣的時(shí)鐘信號(hào)，時(shí)鐘樹結(jié)構(gòu)包含抖動(dòng)衰減功能、內(nèi)部壓控振蕩源和多個(gè)同步管理功能，可以對(duì)多路ADC的采樣時(shí)鐘分別進(jìn)行穩(wěn)頻和嚴(yán)格鎖相，減小采樣時(shí)鐘抖動(dòng)引起的轉(zhuǎn)換誤差及畸變，最大限度保留原單片ADC的高精度指標(biāo)[8]。同時(shí)系統(tǒng)利用正交相干解調(diào)技術(shù)對(duì)待測(cè)信號(hào)和噪聲源進(jìn)行精確測(cè)量，提高了系統(tǒng)的噪聲抑制能力，從而解決了傳統(tǒng)數(shù)字系統(tǒng)以犧牲采樣精度換取采樣速率的弊端，實(shí)現(xiàn)了最高采樣率400 MHz、動(dòng)態(tài)范圍大于100 dB，并且具有從十萬(wàn)倍噪聲中提取信號(hào)的能力。例如在75 kHz方波調(diào)制頻率下，可以從5 mV的噪聲中提取3 nV的待測(cè)信號(hào)。

1 多通道并行ADC采樣時(shí)鐘設(shè)計(jì)

1.1 時(shí)鐘抖動(dòng)對(duì)采樣的影響

采樣時(shí)鐘信號(hào)的質(zhì)量在時(shí)域上采用時(shí)鐘抖動(dòng)來(lái)描述，在頻域上使用相位噪聲來(lái)表征，兩者是對(duì)同一事物的不同表述[9]。如圖1所示，模擬信號(hào)X1(t)和X2(t)的頻率不同、幅度相等，在同樣的采樣時(shí)鐘抖動(dòng)Δt作用下，幅度誤差ΔV1和ΔV2不相等。由此得出，對(duì)于幅度變化率越快頻率越高的信號(hào)而言，時(shí)鐘抖動(dòng)引起的ADC采集誤差也越大。

圖1 采樣時(shí)鐘抖動(dòng)導(dǎo)致幅度量化偏差Fig.1 Amplitude quantization deviation by sampling clock jitter

下面定量的分析采樣時(shí)鐘抖動(dòng)對(duì)有效位數(shù)的影響。根據(jù)文獻(xiàn)[10]的理論，信噪比可表示為

式中：fanalog為輸入信號(hào)的頻率，tjitterrms為采樣時(shí)鐘的抖動(dòng)有效值。

由式（1）可知，系統(tǒng)的信噪比與被測(cè)信號(hào)的頻率和采樣時(shí)鐘抖動(dòng)的有效值有關(guān)。根據(jù)文獻(xiàn)[11]，ADC的信噪比與有效位數(shù)關(guān)系可用分貝表示為

信噪失真比為

式中：Psignal代表信號(hào)功率，Pnoise代表噪聲功率，Pdistortion代表諧波失真功率。

ADC的有效位數(shù)可定義為

在理想情況下，信噪失真比等于信噪比[11]，則有效位數(shù)與信噪比的關(guān)系為

將式（1）代入式（5），可得到有效位數(shù)與時(shí)鐘抖動(dòng)的關(guān)系為

從式（6）可以看出，采樣時(shí)鐘抖動(dòng)越大，采樣系統(tǒng)越難以獲得高的有效位數(shù)。因此，分析時(shí)鐘抖動(dòng)對(duì)采樣的影響，并以此設(shè)計(jì)低抖動(dòng)時(shí)鐘電路是非常重要的。

1.2 時(shí)鐘樹設(shè)計(jì)

如上所述，在時(shí)間交替并行ADC采樣結(jié)構(gòu)中，設(shè)計(jì)多通道低抖動(dòng)采樣時(shí)鐘非常必要。通常協(xié)調(diào)多路ADC工作的時(shí)鐘信號(hào)由時(shí)鐘分配芯片產(chǎn)生，這種方式在硬件上實(shí)現(xiàn)比較容易，但在實(shí)際設(shè)計(jì)電路板過(guò)程中，PCB板的布線和電子元器件自身的誤差，都會(huì)造成輸出的時(shí)鐘信號(hào)存在一定的抖動(dòng)，增加了時(shí)鐘信號(hào)的不確定性。同時(shí)這些器件容易受外界因素的影響，比如電壓、溫度以及特定器件工藝的變化也增加了不確定性。這些不確定性會(huì)疊加，從而導(dǎo)致ADC時(shí)序出現(xiàn)偏差，這對(duì)需要精準(zhǔn)時(shí)鐘信號(hào)的時(shí)間交替并行ADC結(jié)構(gòu)是難以接受的[12-13]。

為此本文設(shè)計(jì)了時(shí)鐘樹結(jié)構(gòu)生成多路時(shí)鐘信號(hào)。時(shí)鐘樹拓?fù)淇驁D如圖2所示，包含一個(gè)時(shí)鐘樹樹根和多級(jí)緩沖器，結(jié)構(gòu)巧妙，可靈活設(shè)置時(shí)鐘信號(hào)輸出通道個(gè)數(shù)。圖中t1,t2,t3為各級(jí)確定性時(shí)間誤差，該誤差可在后期數(shù)據(jù)處理中進(jìn)行校正。Δt1,Δt2和Δt3為各級(jí)不確定性時(shí)間誤差，這種不確定性時(shí)間誤差在上述的時(shí)鐘分配芯片方案中無(wú)法解決。而在本文的時(shí)鐘樹結(jié)構(gòu)中，采用Analog Devices公司的一款高性能雙環(huán)路整數(shù)N分頻抖動(dòng)衰減器HMC7044作為時(shí)鐘樹的根。該芯片的最大優(yōu)勢(shì)是可以通過(guò)上位機(jī)軟件發(fā)送串行外設(shè)接口（Serial peripheral interface,SPI）命令或更精確的同步請(qǐng)求脈沖（SYNC）對(duì)輸出的時(shí)鐘信號(hào)進(jìn)行相位對(duì)齊，同時(shí)發(fā)送的指令將使芯片內(nèi)置的通用參考信號(hào)定時(shí)器復(fù)位，從而控制所有的時(shí)鐘輸出分頻器同步對(duì)齊。此外，HMC7044還可以通過(guò)上位機(jī)軟件設(shè)置生成確定數(shù)量的輸出脈沖，用作系統(tǒng)內(nèi)部的參考信號(hào)脈沖，最大程度保證多個(gè)輸出通道高精度同步。因此，在本文時(shí)鐘樹結(jié)構(gòu)中各級(jí)輸出之間的任何偏斜誤差或在后期制板中各輸出端線路長(zhǎng)度不相等造成的誤差都可以在源頭進(jìn)行補(bǔ)償，從而最大限度降低時(shí)鐘信號(hào)的不確定性誤差[14]。

圖2 時(shí)鐘樹拓?fù)淇驁DFig.2 Topology block diagram of clock tree

2 實(shí)驗(yàn)結(jié)果

2.1 時(shí)鐘樹結(jié)構(gòu)仿真及實(shí)驗(yàn)測(cè)試

利用EDA軟件ADIsimCLK對(duì)HMC7044進(jìn)行仿真，具體參數(shù)設(shè)置如下：芯片輸入的外參考信號(hào)為128.88 MHz，32倍時(shí)鐘分頻，單通道輸出的時(shí)鐘信號(hào)頻率為100 MHz。仿真結(jié)果如圖3所示，在并聯(lián)ADC采樣結(jié)構(gòu)中，通常關(guān)注10 kHz～20 MHz頻帶范圍內(nèi)的時(shí)鐘抖動(dòng)情況[15]，仿真選取10 kHz和100 kHz這兩個(gè)頻率點(diǎn)計(jì)算相位噪聲，分別為-106.21 dBc/Hz和-111.01 dBc/Hz。

實(shí)驗(yàn)中，本文在ADI公司官網(wǎng)申請(qǐng)了HMC7044評(píng)估板。采用KEYSIGHT公司的頻譜分析儀N9322C對(duì)輸出的單通道100 MHz時(shí)鐘信號(hào)進(jìn)行了相位噪聲測(cè)試，結(jié)果如圖4所示。根據(jù)文獻(xiàn)[15]中相位噪聲的計(jì)算公式，在10 kHz和100 kHz處的相位噪聲分別為-97 dBc/Hz和-107 dBc/Hz。由于實(shí)際設(shè)計(jì)中PCB板的布線、焊接及測(cè)量誤差等因素的影響，HMC7044相位噪聲的實(shí)際測(cè)試數(shù)據(jù)比圖3的仿真結(jié)果稍差一點(diǎn)，但基本符合預(yù)期結(jié)果。接著又與鎖相環(huán)時(shí)鐘芯片AD9910進(jìn)行了對(duì)比，對(duì)比結(jié)果如圖4所示。相比于利用鎖相環(huán)時(shí)鐘芯片產(chǎn)生信號(hào)的方案而言，時(shí)鐘樹結(jié)構(gòu)具有更低的相位噪聲，時(shí)鐘抖動(dòng)更小。將其應(yīng)用在時(shí)間交替并行ADC采樣結(jié)構(gòu)中，能有效保證數(shù)據(jù)采集系統(tǒng)的有效位數(shù)和動(dòng)態(tài)范圍[11]。

圖3 100 MHz信號(hào)相位噪聲仿真結(jié)果Fig.3 Simulation result of 100 MHz signal phase noise

圖4 相位噪聲Fig.4 Phase noise

2.2 鎖相放大系統(tǒng)設(shè)計(jì)

基于上述的測(cè)試結(jié)果，設(shè)計(jì)了基于時(shí)鐘樹機(jī)制、并聯(lián)ADC交替采樣結(jié)構(gòu)的超高速數(shù)字鎖相放大系統(tǒng)USST9265。結(jié)構(gòu)框架如圖5所示，其硬件部分主要包括高速低噪聲I/V轉(zhuǎn)換運(yùn)算放大器、二級(jí)程控放大器、陷波器、四路高速高精度ADC模塊、時(shí)鐘樹模塊（PLL1作為抖動(dòng)衰減器，通過(guò)極窄的環(huán)路帶寬，將干凈的本地壓控晶體振蕩器（Voltage controlled xtal oscillator,VCXO）鎖定至相對(duì)嘈雜的參考環(huán)境中，PLL2將低噪聲VCXO倍頻至壓控振蕩器（Voltage controlled oscillator,VCO)頻率，信號(hào)輸出通過(guò)SPI命令進(jìn)行相位對(duì)齊，最終產(chǎn)生四路嚴(yán)格同步且低抖動(dòng)的頻率為100 MHz的時(shí)鐘信號(hào)分別給四路模數(shù)轉(zhuǎn)換器）、高性能FPGA、MCU處理器和USB接口等。

2.3 鎖相放大系統(tǒng)性能測(cè)試

性能測(cè)試需要一個(gè)信號(hào)衰減電路，如圖6（a）所示，本文設(shè)計(jì)了1個(gè)10 MΩ大電阻串聯(lián)5個(gè)10 Ω小電阻作為信號(hào)衰減。本系統(tǒng)內(nèi)置的信號(hào)發(fā)生器輸出1個(gè)幅度3 mV、頻率75 kHz的方波信號(hào)，經(jīng)過(guò)電阻衰減后，與5 mV左右的噪聲信號(hào)進(jìn)行疊加，再進(jìn)入鎖相放大系統(tǒng)，在±10 mV量程下，測(cè)試鎖相放大系統(tǒng)能否反映出待測(cè)信號(hào)的線性變換，即輸入放大一倍，輸出是否相應(yīng)放大一倍，測(cè)試結(jié)果如圖6（b）所示。從測(cè)試數(shù)據(jù)可以看出，系統(tǒng)線性度擬合R2為0.982 9，能夠準(zhǔn)確反應(yīng)系統(tǒng)對(duì)待測(cè)信號(hào)的線性變換，表明該系統(tǒng)具有從十萬(wàn)倍噪聲中提取信號(hào)的能力，且動(dòng)態(tài)范圍大于100 dB。

圖5 鎖相放大器Fig.5 Lock-in amplifier

圖6 性能測(cè)試Fig.6 Performance testing

3 實(shí)驗(yàn)結(jié)果與分析

3.1 國(guó)內(nèi)外主流鎖相放大器實(shí)驗(yàn)對(duì)比

在同等測(cè)試條件下，將本文設(shè)計(jì)的數(shù)字鎖相放大系統(tǒng)USST9265與美國(guó)斯坦福公司鎖相放大器SR830分別測(cè)試全光纖式太赫茲時(shí)域波譜系統(tǒng)。波譜系統(tǒng)拓?fù)淇驁D如圖7所示，其工作過(guò)程如下：飛秒激光器輸出兩束相同的激光脈沖，一束為泵浦光，另一束為探測(cè)光，其中泵浦光激勵(lì)光電導(dǎo)發(fā)射天線（Emitter），天線表面受激產(chǎn)生電子-空穴對(duì)，在天線兩端加載的100 V、75 kHz調(diào)制偏置電壓作用下，電子-空穴發(fā)生定向移動(dòng)產(chǎn)生瞬間光電流，向空間輻射太赫茲電磁波。另一束與泵浦光同步到達(dá)的探測(cè)光脈沖照射在光電導(dǎo)接收天線（Receiver）上，天線表面受激產(chǎn)生的光生載流子在太赫茲波偏置電場(chǎng)的作用下發(fā)生定向加速移動(dòng)，在接收天線上產(chǎn)生光生電流，再通過(guò)掃描光學(xué)延遲線的位置，就可以控制太赫茲脈沖和探測(cè)光脈沖之間的時(shí)間延遲，從而得到完整的太赫茲時(shí)域脈沖。

圖7 全光纖式太赫茲時(shí)域波譜系統(tǒng)框圖Fig.7 Block diagram of all-fiber terahertz time-domain spectroscopy system

如圖7所示，由全光纖太赫茲系統(tǒng)發(fā)射器（Emitter）發(fā)出的微弱太赫茲時(shí)域脈沖信號(hào)，經(jīng)自由空間傳輸后，被接收器（Receiver）接收，再經(jīng)鎖相放大器檢測(cè)，最后顯示在上位機(jī)屏幕上。在測(cè)試中，先后更換了USST9265和SR830兩臺(tái)鎖相放大器用來(lái)對(duì)比性能，故對(duì)兩款鎖相放大器設(shè)置了相同的參數(shù)，即積分時(shí)間為1 ms、濾波器階數(shù)為3階、前置放大106倍等。測(cè)試結(jié)果如圖8所示，其中圖8（a）為USST9265和SR830對(duì)太赫茲時(shí)域脈沖信號(hào)的測(cè)試結(jié)果，為了更直觀地對(duì)比，將SR830加載直流偏置處理，圖8（b）為時(shí)域圖作傅里葉變換后的結(jié)果。

圖8 USST9265與SR830實(shí)測(cè)數(shù)據(jù)Fig.8 Measured data of USST9265 and SR830

3.2 數(shù)據(jù)分析

如圖8（a）所示，兩臺(tái)鎖相放大器都能檢測(cè)出太赫茲時(shí)域脈沖信號(hào)的基本波形，即單周期脈沖較強(qiáng)、脈沖前沿平、脈沖后沿有緩慢抖動(dòng)。但在細(xì)節(jié)方面，尤其是脈沖前后沿的基底噪聲方面，鎖相放大器USST9265的檢測(cè)結(jié)果明顯比SR830小。從對(duì)應(yīng)的頻域圖[16]上看，如圖8（b）所示，USST9265的頻譜寬度為3 THz，優(yōu)于SR830的2 THz頻譜寬度。根據(jù)文獻(xiàn)[17]中信噪比的估算公式

式中：S(ω)為頻譜峰值，σ(ω)為噪聲基線水平?？傻贸?，USST9265和SR830的信噪比分別為105和1 778.28。再由公式

可算出USST9265和SR830的信噪比分別為50 dB和32.5 dB。實(shí)驗(yàn)結(jié)果表明，基于時(shí)鐘樹交替采樣并聯(lián)ADC技術(shù)設(shè)計(jì)的鎖相放大系統(tǒng)USST9265具有更好的頻譜寬度和更高的信噪比，性能優(yōu)異，實(shí)現(xiàn)了對(duì)高速寬帶信號(hào)的高精度測(cè)量。

4 結(jié)束語(yǔ)

本文分析了采樣時(shí)鐘的相位噪聲對(duì)交替式ADC采樣結(jié)構(gòu)有效位數(shù)的影響，并給出了顯性的數(shù)學(xué)表達(dá)式。提出了基于時(shí)鐘樹結(jié)構(gòu)生成分布采樣時(shí)鐘的方法，相比于利用鎖相環(huán)時(shí)鐘芯片產(chǎn)生信號(hào)的方案，時(shí)鐘樹結(jié)構(gòu)具有更小的時(shí)鐘抖動(dòng)。在此基礎(chǔ)上，自主設(shè)計(jì)了一款超高速數(shù)字鎖相放大系統(tǒng)USST9265，該系統(tǒng)在極大提高采樣速度的前提下，最大限度的保證了高分辨率，改進(jìn)了傳統(tǒng)數(shù)字系統(tǒng)以犧牲采樣精度換取采樣速率的弊端。最后將其與國(guó)外主流廠商的商用鎖相放大器進(jìn)行了對(duì)比，信噪比提高了約17.5 dB。結(jié)果表明，基于時(shí)鐘樹機(jī)制、并聯(lián)ADC交替采樣結(jié)構(gòu)的超高速數(shù)字鎖相放大系統(tǒng)，有效解決了模數(shù)轉(zhuǎn)換機(jī)制中分辨率與采樣率不能同時(shí)兼顧的矛盾，實(shí)現(xiàn)了最高采樣率400 MHz、動(dòng)態(tài)范圍大于100 dB，并且具有從十萬(wàn)倍噪聲中提取信號(hào)的能力。這對(duì)于設(shè)計(jì)更高速，更大動(dòng)態(tài)范圍的鎖相放大器具有非常重要的實(shí)際工程意義。