田磊 王利 弓楠 張琦

【摘 要】針對綜合實(shí)驗(yàn)電路設(shè)計(jì)中印刷電路板設(shè)計(jì)與制造的脫節(jié)問題，提出在實(shí)驗(yàn)板的設(shè)計(jì)階段進(jìn)行可制造性設(shè)計(jì)型仿真的方法，結(jié)合相關(guān)項(xiàng)目實(shí)踐，介紹了一種EDA軟件的仿真模型系統(tǒng)。實(shí)驗(yàn)結(jié)果表明，利用印制電路板的可制造性仿真系統(tǒng)可以提高綜合實(shí)驗(yàn)電路設(shè)計(jì)中印制電路板的設(shè)計(jì)水平，滿足高質(zhì)量、低成本的教學(xué)科研要求。

【關(guān)鍵詞】綜合實(shí)驗(yàn)；印制電路板；表貼技術(shù)；實(shí)踐教學(xué)

中圖分類號： TS802.3 文獻(xiàn)標(biāo)識碼： A 文章編號： 2095-2457（2018）01-0054-002

【Abstract】In order to solve the problem of disconnection between design and manufacture of printed circuit board （PCB） in integrated circuit design， this paper proposes a method of simulability design for manufacturing design in the design phase of the experiment board. Combined with related project practice， a simulation model system . The experimental results show that using the manufacturability simulation system of printed circuit board can improve the design level of printed circuit board in the integrated experimental circuit design to meet the teaching and research requirements of high quality and low cost.

【Key words】Comprehensive experiment； Printed circuit board； Surface mount technology； Practical teaching

0 引言

目前，基于高校實(shí)踐類綜合實(shí)驗(yàn)印刷電路板（Printed Circuit Board，PCB）組件的設(shè)計(jì)與制造還沒有統(tǒng)一的數(shù)據(jù)交換標(biāo)準(zhǔn)和設(shè)計(jì)流程[1]，在實(shí)際制造階段需要接受不同的CAD輸出文件格式[2]，這就造成了標(biāo)準(zhǔn)不統(tǒng)一，制造周期延長的弊端。

基于此，本文針對電子設(shè)計(jì)自動(dòng)化（EDA）軟件所設(shè)計(jì)出的印制電路板[3]，設(shè)計(jì)可適應(yīng)不同EDA軟件的數(shù)據(jù)接口，經(jīng)過*.cad文件轉(zhuǎn)換后得到專用離線編程軟件的輸入文件，進(jìn)行離線編程。通過對PCB組件對象的詳細(xì)分析，設(shè)計(jì)一套針對高校綜合電類實(shí)驗(yàn)的數(shù)據(jù)結(jié)構(gòu)，建立一個(gè)比較實(shí)用的貼裝仿真系統(tǒng)，實(shí)現(xiàn)貼裝工藝流程的可視化動(dòng)態(tài)仿真，同時(shí)得出對PCB軟件的分析結(jié)果以及錯(cuò)誤提示。

1 PCB可制造性總體設(shè)計(jì)方案

PCB的可制造性設(shè)計(jì)仿真是對PCB真實(shí)貼裝生產(chǎn)在計(jì)算機(jī)上的動(dòng)態(tài)模擬。以設(shè)計(jì)工程師提供的PCB設(shè)計(jì)文件為驅(qū)動(dòng)，經(jīng)過系統(tǒng)的分析驗(yàn)證和信息的提取實(shí)現(xiàn)三維仿真結(jié)果的輸出，從而為PCB設(shè)計(jì)數(shù)據(jù)的修改達(dá)到設(shè)計(jì)最優(yōu)提供直觀依據(jù)。

PCB的可制造性設(shè)計(jì)仿真系統(tǒng)主要包括EDA文件格式轉(zhuǎn)換、*.cad文件生成、數(shù)據(jù)庫維護(hù)、仿真輸出模塊以及錯(cuò)誤提示與輸出模塊，系統(tǒng)的整體框架如圖1所示。

2 PCB的SMT設(shè)計(jì)仿真實(shí)現(xiàn)

為了對設(shè)備的實(shí)時(shí)運(yùn)行狀態(tài)、故障、維修、任務(wù)及其它制造信息進(jìn)行靈活的統(tǒng)計(jì)、分析和查詢，對采集到的制造數(shù)據(jù)用統(tǒng)計(jì)、可視化等技術(shù)進(jìn)行處理，將其轉(zhuǎn)換成圖形、圖表及動(dòng)畫等，實(shí)現(xiàn)設(shè)備信息更深層次的分析，加強(qiáng)生產(chǎn)過程管理力度，提高對生產(chǎn)過程的監(jiān)控能力。為此，將整個(gè)軟件系統(tǒng)分為三個(gè)模塊，即采集數(shù)據(jù)、離線分析、查詢數(shù)據(jù)三部分，如圖2所示。

采集數(shù)據(jù)模塊由客戶端發(fā)出操作指令，設(shè)定采集數(shù)據(jù)的頻率，從數(shù)據(jù)采集系統(tǒng)獲得相關(guān)設(shè)備的重要參數(shù)及生產(chǎn)中的半成品的實(shí)時(shí)信息，包括生產(chǎn)中的警告信息，在客戶端顯示出來，并把數(shù)據(jù)保存到服務(wù)器的數(shù)據(jù)庫中。離線分析模塊由客戶端發(fā)出操作指令，在服務(wù)器端的數(shù)據(jù)庫中對設(shè)備、產(chǎn)品性能以及錯(cuò)誤警告進(jìn)行離線分析，并把分析結(jié)果在客戶端顯示出來。查詢數(shù)據(jù)模塊由客戶端輸入想要查詢數(shù)據(jù)的種類、具體發(fā)生時(shí)間，在服務(wù)器端的數(shù)據(jù)庫中查詢相應(yīng)的信息，并在客戶端顯示出來。

3 SMT仿真系統(tǒng)的實(shí)現(xiàn)與測試

3.1 SMT系統(tǒng)數(shù)據(jù)處理與焊接

本系統(tǒng)利用Microsoft公司推出的Visual C++6.0可視化集成開發(fā)環(huán)境進(jìn)行程序設(shè)計(jì)，并通過SQL Server 2000，實(shí)現(xiàn)客戶機(jī)-服務(wù)器之間的工作模式，并與Internet連接，具備很強(qiáng)的可伸縮性和可用性，同時(shí)還具備企業(yè)級數(shù)據(jù)庫、數(shù)據(jù)倉庫功能。

通過本系統(tǒng)可以實(shí)現(xiàn)SMT關(guān)鍵設(shè)備制造數(shù)據(jù)的可視化顯示、信息統(tǒng)計(jì)、分析查詢等處理功能。當(dāng)PCB進(jìn)入SMT機(jī)器時(shí)，需要進(jìn)行設(shè)備參數(shù)設(shè)置以及機(jī)器文件的讀取。在正確讀取PCB板以及SMT文件的相關(guān)信息后，系統(tǒng)即可進(jìn)入焊接程序，為了降低焊接成本并提高焊接效率，此處選取回流焊完成PCB器件的焊接工作

3.2 可視化系統(tǒng)測試的實(shí)現(xiàn)

在制造測試PCB的系統(tǒng)中需要及時(shí)對PCB的電氣特性進(jìn)行飛針測試，通常使用四到八個(gè)獨(dú)立控制的探針，移動(dòng)到測試中的元件。測試探針通過多路傳輸系統(tǒng)連接至電源、信號源、萬用表以及頻率計(jì)等儀器上來測試待測單元上的元件。當(dāng)一個(gè)元件正在測試的時(shí)候，該單元的其它元件通過探針器在電氣上屏蔽以防止讀數(shù)干擾。飛針測試的目標(biāo)是將飛針測試出來的短路、開路以及不符合要求的器件提取出來，與所有進(jìn)行測試的器件進(jìn)行對比和統(tǒng)計(jì)，得出設(shè)計(jì)制造該P(yáng)CB的質(zhì)量。

3.3 測試結(jié)果對比

測試結(jié)果記錄在*.ter文件中，此處保存著未通過的器件名稱。比如，一個(gè).ter文件的內(nèi)容如下：

C40 R1 Q103 ZNR2 U4 SHORT 51-98 K1 R45//C36

該文件中C40、 R1、Q103、ZNR2、U4、K1、R45//C36均為未通過測試的器件名稱，而語句SHORT 51-98表示通道51和98之間短路。

所以，可制造性設(shè)計(jì)系統(tǒng)通過自身的糾錯(cuò)的功能對設(shè)計(jì)文件中出現(xiàn)的錯(cuò)誤進(jìn)行標(biāo)記，并將結(jié)果形成報(bào)告提交給用戶。

4 結(jié)論

本文借助于計(jì)算機(jī)仿真技術(shù)，利用可適應(yīng)不同EDA軟件的數(shù)據(jù)接口，通過對PCB組件對象的分析，建立了一套適合綜合實(shí)驗(yàn)電路設(shè)計(jì)的貼裝仿真系統(tǒng)，利用該系統(tǒng)對設(shè)計(jì)制造過程中的有用數(shù)據(jù)進(jìn)行提取、檢測、查詢、分析、可視化處理等，盡早發(fā)現(xiàn)電路設(shè)計(jì)和生產(chǎn)中的問題，提高設(shè)計(jì)的可靠性及合格率。

【參考文獻(xiàn)】

[1]Blanco D， Rajo-Iglesias E， Montesano Benito A et al. Leaky-Wave Thinned Phased Array in PCB Technology for Telecommunication Applications[J].IEEE Transactions on Antennas and Propagation， 2016， 64（10）：4288-4296.

[2]Maktoomi M A，Akbarpour M，Hashmi M S et al.A Theorem for Multi-Frequency DC-Feed Network Design[J].IEEE Microwave and Wireless Components Letters， 2016， 26（9）：648-650.

[3]章超，易志強(qiáng)，李蕓，等.EDA創(chuàng)新性實(shí)驗(yàn)項(xiàng)目-16位CPU設(shè)計(jì)[J].高校實(shí)驗(yàn)室工作研究，2017，8（02）：26-29.