魏新

摘 要： 頻率源是雷達、通信系統(tǒng)中重要組成部分，為系統(tǒng)中上下變頻單元提供低相噪的本振信號。隨著雷達、通信工作頻率越來越高，其變頻使用的頻率源要求也越來越高，本文在常規(guī)頻率源設計基礎上，給出了一種采用內嵌混頻的鎖相跳頻頻率源設計方案，并給出電路框圖和測試結果驗證設計的正確性。

關鍵詞： 低相噪；跳頻；內嵌混頻；頻率源設計

1.工作原理

本設計提供了低相噪、低雜散的K波段的跳頻頻率源的方案，內部包括了本振單元、中頻跳頻單元、混頻濾波單元、功分放大單元和電源處理單元，要求輸出步進為10MHz的20GHz～21GHz兩路信號，相噪為≤-90dBc/Hz@1KHz。如圖1所示。

基本工作原理為以輸入100MHz信號為參考信號，先分別由中頻跳頻單元產生 2.4GHz～3.4GHz步進為10MHz的信號、由本振單元產生17.6GHz信號，然后兩者混頻濾波輸出K波段20GHz～21GHz信號，最后對20GHz～21GHz信號進行放大功分兩路輸出。

設計中要解決的關鍵問題是如何解決K頻段跳頻低相噪的問題，首先從方案上考慮，因為輸出頻率較高，達20GHz～21GHz，按照以往常規(guī)的頻率設計方式肯定達不到技術要求，一次鎖相常規(guī)方案在相噪上就不滿足要求，故在方案設計上進行了仔細優(yōu)化、仿真、推算，既要保證系統(tǒng)相噪要求，又要保證雜散能滿足指標要求，最終確定采用中頻跳頻+本振信號兩者混頻輸出K頻段信號的方案。這兩個單元分別進行隔腔設計，技術狀態(tài)達到最優(yōu)，相互之間無串擾，并采用微組裝的裝配方式，印制板燒結、芯片金絲鍵合，同時實現了產品小型化的設計需求，最終也保證了關鍵指標低相噪低雜散的要求。

2.本振源設計方案和分析

將鑒相器、低通濾波、VCO、耦合放大、分頻器緊密集成在一起，環(huán)路中運用內嵌四分頻器降低倍頻數，從而降低本振單元的相位噪聲。

頻率源設計中理論相噪惡化為20lgN =20lg（輸出頻率/參考頻率）。如果采用直接倍頻的方案，則理論相噪惡化為：20lg（17600/100）= 44.9dB。本文采用的方案是將輸出17.6GHz信號進行四分頻，產生4400MHz信號后給鑒相器，這樣鑒相器比較的是輸入100MHz信號和4400MHz信號，理論相噪惡化為20lg（4400/100）= 32.9dB，此方按比直接倍頻方案相噪惡化優(yōu)化有12dB。

按本文方案，以輸入參考信號100MHz相噪為-155dBc/Hz@1KHz ，則輸出17.6GHz的理論相噪可達-155-（-32.9）=-122.1 dBc/Hz@1KHz，，實際仿真結果到-115dBc/Hz@1KHz，如圖2。

3.中頻跳頻單元設計

中頻跳頻單元設計為輸出2.4GHz～3.4 GHz、步進為10MHz的跳頻信號。頻率合成器直接應用凌特公司的集成鎖相新品LTC6946-1，其輸出頻率為2.24GHz～3.74GHz，具有良好的性能：

（1）–226dBc/Hz Normalized In-Band Phase Noise Floor

（2）–274dBc/Hz Normalized In-Band 1/f Noise

按系統(tǒng)要求，輸出最高頻率為3.4GHz，鑒相頻率設置為10MHz， 鎖相環(huán)1kHz處相位噪聲水平取決于鑒相器的歸一化基底噪聲水平（PLL_flat=-226）和歸一化閃爍噪聲水平（PLL_flicker=-274）：

則最終相噪為：

文中fLO為3.4GHz，fPD為10MHz。

4.最終相噪結果

①由本振單元和中頻跳頻單元可以看出，中頻跳頻單元由于跳頻步進小，相噪只有-97.9 dBc/Hz@1KHz， 而本振單元相噪為-114 dBc/Hz@1KHz，以較差的相噪來計算，所以本振和中頻跳頻混頻時相噪只能以中頻跳頻單元的相噪來計算。②按以往類似產品設計經驗，混頻單元混頻時混頻器帶來的相噪惡化3dB余量，放大功分帶來的相噪惡化3dB余量。故最終整個模塊相噪預計為-97.9+3+3=-91.9dBc/Hz@1KHz。

5.雜散設計

本項目雜散主要來源為頻率合成器的鎖相過程和本振單元、中頻跳頻單元混頻帶來的交調雜散。鎖相設計時優(yōu)化電路布局，在小型化設計時同時考慮電磁兼容性要求，電源芯片采用低噪聲電源，并經EMI電容、磁珠、π型濾波等濾波，在LDO輸入輸出端必須放置大小容值電容及電感以保證鎖相環(huán)電路不受電源紋波影響。在設計混頻濾波器時，充分考慮混頻器混頻時帶來的交調雜散，再結合混頻器自身對交調雜散的抑制，來設計濾波器。

6.最終產品測試結果

通過本方案的詳細設計，并注意到各方面的細節(jié)處理，保證了本方案得以充分的實現，最終測試結果和方案預期相差不多，達到預期目標。