周嘉偉

摘要：設(shè)計了一套簡易數(shù)字控制的信號傳輸性能分析儀，包括由數(shù)字信號發(fā)生器、信道模擬低通濾波器等組成的數(shù)字信號發(fā)送模塊、信號傳輸和數(shù)字信號接收分析模塊三部分，通過觀察接收信號的眼圖估計系統(tǒng)傳輸性能。發(fā)送端通過線性移位寄存器構(gòu)成數(shù)字信號發(fā)生器，碼元速率調(diào)整通過程控數(shù)字時鐘模塊實(shí)現(xiàn)步進(jìn)可調(diào)，低通濾波器采用三階巴特沃斯有源濾波器。接收端通過低通濾波、信號整形后進(jìn)行同步信號提取、解碼和眼圖顯示。經(jīng)過嚴(yán)格測試，解碼的曼徹斯特編碼數(shù)據(jù)與發(fā)送端完全一致，同步信號穩(wěn)定可靠，系統(tǒng)運(yùn)行穩(wěn)定。

關(guān)鍵詞：信號傳輸；ARM；編碼；眼圖；

中圖分類號：TM391.9文獻(xiàn)標(biāo)識碼：A

Abstract：A simple digital control signal transmission performance analyzer is designed，comprising a digital signal generator，analog lowpass filter composed of digital signal transmission module，signal transmission and digital signal analysis module of the three part，and it can estimate the transmission performance of the system through the eye diagram observation of the received signal.The sender consists of digital signal generator through a linear shift register ，and symbol rate adjustment realizes step adjustable through program digital clock module，and low pass filter adopts three order Butterworth filter.The receiving end extracts synchronous signal ，decodes and displayes the eye diagram through the lowpass filtering and signal shaping.After rigorous testing，the decoding of the Manchester encoded data is completely consistent with the transmitter，the synchronization signal is stable and reliable，and the system is stable.

Key words：signal transmission；ARM；encoding；eye diagram

1引言

隨著數(shù)字通信技術(shù)的日益發(fā)展和應(yīng)用，數(shù)字傳輸技術(shù)的應(yīng)用也越來越多，其中數(shù)字信號傳輸性能分析儀就是非常重要的一種，而數(shù)字信號傳輸分析儀設(shè)計的關(guān)鍵問題就是碼間干擾和信道噪聲問題，針對以上兩個問題，廣大科研工作者做了大量的工作，比如文獻(xiàn)[1]至[6]采用FPGA作為為數(shù)字信號發(fā)生模塊和分析模塊控制芯片，其設(shè)計思路比較簡單，而且容易實(shí)現(xiàn)，最后其測試結(jié)果能夠比較精確地通過測量眼圖的幅度來分析不同信道環(huán)境對信號傳輸?shù)男盘柾暾约按a間串?dāng)_的影響。采用FPGA作為控制芯片設(shè)計數(shù)字信號傳輸儀是一種比較理想的設(shè)計方法，但是本文選擇ARM作為控制芯片，設(shè)計了一種簡易的數(shù)字信號傳輸性能分析儀，同樣取得不錯的效果，而且設(shè)計成本更低，因此有一定的借鑒價值。

2系統(tǒng)實(shí)現(xiàn)

整個系統(tǒng)包括信號產(chǎn)生、信號傳輸與信號接收與分析三部分組成。信號產(chǎn)生與傳輸部分由STM32微處理器、數(shù)字信號發(fā)生器（用于產(chǎn)生信源）、曼徹斯特編碼器、低通濾波器、高速偽隨機(jī)信號發(fā)生器（用于模擬信道噪聲）、加法器及相應(yīng)的鍵盤顯示模塊組成。信號接收與分析電路由低通濾波器、信號整形電路、STM32微處理器組成。系統(tǒng)總體框圖如圖2所示。

3理論分析與計算

3.1m序列數(shù)字信號發(fā)生器

m序列是帶線性反饋的移位寄存器產(chǎn)生的周期最長的序列。根據(jù)給定特征多項(xiàng)式的最高階次確定移位寄存器的最大長度，將相應(yīng)抽頭進(jìn)行異或運(yùn)算后送入移位寄存器的反饋輸入端，即可實(shí)現(xiàn)特征多項(xiàng)式所描述的m序列。以本設(shè)計數(shù)字信號 為例，其對應(yīng)的線性反饋移位寄存器原理框圖如圖2所示。

圖2f1（x）的m序列發(fā)生器

32低通濾波器

本文要求設(shè)計三個低通濾波器，其截止頻率分別為100 kHz、200 kHz、500 kHz，帶外衰減不少于40 dB/十倍頻程，則采用有源濾波器要求2階或者2階以上；要求通帶增益在0.2-4.0范圍內(nèi)可調(diào)，可采用程控放大器實(shí)現(xiàn)增益調(diào)整。

33同步信號提取

數(shù)字信號V1經(jīng)過低通濾波器后得到信號V2，將V2與噪聲V3疊加得到信號V2a。將V2a信號經(jīng)過一個大于600 kHz的低通濾波器，進(jìn)一步濾除帶外噪聲，并將此信號通過兩級遲滯比較器整形便于下一步處理。對于NRZ信號，無需提取同步信號，直接利用V1-clock作為觸發(fā)信號進(jìn)行眼圖顯示。曼徹斯特編碼中同步時鐘頻率為碼元速率T3的兩倍，故同步時鐘周期T4=T3/2；跳變沿包含時鐘和數(shù)據(jù)信息，故可通過捕捉跳變沿觸發(fā)產(chǎn)生周期性的方波信號來獲得同步時鐘。進(jìn)一步觀察可以發(fā)現(xiàn)，曼徹斯特編碼中只有兩種脈寬，當(dāng)捕捉長脈寬的下降沿進(jìn)行觸發(fā)時將產(chǎn)生同步時鐘，當(dāng)捕捉短脈寬的下降沿觸發(fā)時將產(chǎn)生與上述同步時鐘反相的時鐘信號。因此用STM32進(jìn)行連續(xù)兩次捕捉，當(dāng)捕捉到一個上升沿后，讀取延時一個T3后的電平，若為高電平即開啟下降沿捕捉，當(dāng)下一個下降沿到來時觸發(fā)STM32產(chǎn)生周期為T4方波信號，即為同步時鐘；若為低電平則忽略本次操作，繼續(xù)下次捕捉。由于STM32的主頻高達(dá)72 MHz，而本系統(tǒng)中的數(shù)據(jù)率最大為100 kHz，所以采用軟件方法完全可以實(shí)現(xiàn)同步提取。endprint

34眼圖顯示方法

眼圖是指通過用示波器觀察接收端的基帶信號波形，從而估計和調(diào)整系統(tǒng)性能的方法。其測試方法可以用一個示波器跨接在抽樣判決器的輸入端，然后調(diào)整示波器水平掃描周期，以與碼元周期同步。結(jié)合本設(shè)計具體情況，將數(shù)字信號V1經(jīng)過模擬信道傳輸（濾波和疊加噪聲）后的信號V2a送入示波器Y軸輸入端，然后采用V1-clock或經(jīng)數(shù)字信號分析電路提取的同步時鐘信號V4-syn接示波器X軸作為同步觸發(fā)信號，即可得到V2a的眼圖。

4系統(tǒng)硬件電路和軟件程序設(shè)計

41數(shù)字信號發(fā)生器設(shè)計

根據(jù)上述的m序列發(fā)生器設(shè)計原理，本設(shè)計要求數(shù)字信號特征多項(xiàng)式的最高階次為8，因此只需一片八位移位寄存器74LS164，其進(jìn)行異或運(yùn)算后，反饋至移位寄存器輸入端，其電路原理圖如圖3所示。

42偽隨機(jī)信號發(fā)生器電路設(shè)計

設(shè)計要求偽隨機(jī)信號特征多項(xiàng)式最高階次為12，因此需要兩片移位寄存器74LS164級聯(lián)構(gòu)成得到所需的信號，然后通過外圍電路形成一個閉環(huán)控制系統(tǒng)。另外由電位器分壓組成的信號幅度調(diào)節(jié)器，其原理圖如圖4所示[7]。

43整形電路設(shè)計

經(jīng)過濾波器輸出的信號，其范圍比價寬廣，因此可以在比較器的前段接兩個二極管，可以起到鉗位作用，然后經(jīng)過放大器后的信號送入遲滯比較器，得到所需要的信號，其原理圖如圖8所示[8] [9]。

45軟件程序設(shè)計

本系統(tǒng)軟件基于ARM微處理器STM32，所有代碼采用C語言編寫，發(fā)送端與接收端數(shù)據(jù)處理流程圖如圖6和圖7所示[10]。

5實(shí)驗(yàn)結(jié)果及分析

51技術(shù)指標(biāo)

本設(shè)計是2011年全國電子設(shè)計比賽試題，其設(shè)計內(nèi)容和指標(biāo)為：1.基本要求：

（1）衰減器指標(biāo)：衰減量40±2 dB，特性阻抗50 Ω，頻帶與放大器相適應(yīng)。

（2）放大器指標(biāo)：

a） 諧振頻率：f0 =15 MHz；允許偏差±100 kHz；

b） 增益：不小于60 dB；

c）3 dB 帶寬：2Δf0.7 =300 kHz；帶內(nèi)波動不大于2 dB；

d） 輸入電阻：Rin=50 Ω；

e） 失真：負(fù)載電阻為200 Ω，輸出電壓1 V 時，波形無明顯失真。

（3）放大器使用3.6 V穩(wěn)壓電源供電（電源自備）。最大不允許超過360 mW， 盡可能減小功耗。

2.發(fā)揮部分

（1）在-3 dB 帶寬不變條件下，提高放大器增益到大于等于80 dB。

（2）在最大增益情況下，盡可能減小矩形系數(shù)Kr。

（3）設(shè)計一個自動增益控制（AGC）電路。AGC 控制范圍大于40 dB。 AGC 控制范圍為：20lg（Vomin/Vimin）-20lg（Vomax/Vimax）。

52測試結(jié)果及分析

（1）數(shù)字信號發(fā)生器測試數(shù)據(jù)如表1所示。

（2）三路低通濾波器測試

采用正弦波信號對三路低通濾波器性能進(jìn)行測試，帶外衰減及-3 dB截止頻率測試數(shù)據(jù)如表2所示，通帶增益測試數(shù)據(jù)如表3所示。

（3）偽隨機(jī)信號發(fā)生器測試

測試偽隨機(jī)信號V3數(shù)據(jù)率為 9.99 Mbps，誤差為1 %。

測試偽隨機(jī)信號V3峰峰值為 102 mV，誤差為2 %。

（4）眼圖測試

將V2a接入示波器的Y軸，V1-clock接入X軸，調(diào)整掃描時間和電壓衰減，可在示波器上看到圖8所示的穩(wěn)定眼圖，而眼幅度測試數(shù)據(jù)如表4所示。

2.發(fā)揮部分指標(biāo)測試

（1）利用示波器觀察曼徹斯特編碼輸出信號V1M，觀察可知其為曼徹斯特編碼信號。

（2）同步信號V4-syn與眼圖測試

V1M分別接入三路濾波器輸入端，斷開V1和開關(guān)S，V2a接入示波器的Y軸，V4-syn接入X軸，調(diào)整掃描時間和電壓衰減，可在示波器上看到穩(wěn)定的眼圖。三路濾波器的眼幅度測試數(shù)據(jù)分別見表5、表6、表7。

（3）偽隨機(jī)信號發(fā)生器測試

測試偽隨機(jī)信號V3峰峰值為102 mV～3.6 V。

（4）最低信噪比測試

調(diào)整V1M的數(shù)據(jù)率、三路低通濾波器的增益、數(shù)字信號V1M的峰峰值，觀察眼圖，得到三路低通濾波器在不同截止頻率下的最低信噪比，測試數(shù)據(jù)見表8。

從表1至表8的測試數(shù)據(jù)看出，在基本要求部分，所有的測量數(shù)據(jù)全部符合題目設(shè)計要求，在發(fā)揮部分，指標(biāo)也達(dá)到設(shè)計要求，而且部分指標(biāo)超過了題目的要求。

4結(jié)論

設(shè)計了基于ARM的簡易數(shù)字信號傳輸性能分析儀，經(jīng)過嚴(yán)格測試，系統(tǒng)發(fā)送端能產(chǎn)生數(shù)據(jù)率為10-100 kbps按10 kbps步進(jìn)可調(diào)的數(shù)字信號，信號幅度為TTL電平；模擬噪聲的偽隨機(jī)信號數(shù)據(jù)率為10 Mbps，輸出峰峰值為100 mV-TTL可調(diào)；模擬信道的三個低通濾波器帶外衰減均大于40 dB/十倍頻程，通帶增益在0.01-4.4范圍內(nèi)可調(diào)。接收端，利用數(shù)字信號發(fā)生器產(chǎn)生的時鐘進(jìn)行同步，能正確顯示數(shù)字信號V2a的眼圖，眼幅度測試準(zhǔn)確。同時，信號分析電路能從V2a中提取穩(wěn)定的同步信號，利用所提取的同步信號進(jìn)行同步，顯示數(shù)字信號V2a的眼圖清晰而穩(wěn)定。通過調(diào)整信號幅度與速率、噪聲電平，眼圖隨之做相應(yīng)變化，但十分穩(wěn)定。從而表明，在一定的信噪比條件下，系統(tǒng)能正確解碼，且提取的同步信號穩(wěn)定可靠。

參考文獻(xiàn)

[1]盧超，朱繼瑜，郝鵬程，等.基于FPGA 的數(shù)字信號傳輸性能分析儀[J].電子器件，2013，36（6）：837-841.

[2]張驍，宋杰，丁昊.基于FPGA的簡易數(shù)字信號傳輸性能分析儀[J].電子測量技術(shù)，2012，35（8）：78-81.

[3]譚先鋒，王祖麟，羅璐.簡易數(shù)字信號傳輸性能分析儀的設(shè)計[J].江西理工大學(xué)學(xué)報，2013，34（5）：48-53.

[4]樊汝森，王勇，裴秀高，等.基于FPGA 的數(shù)字信號傳輸性能分析儀的設(shè)計與實(shí)現(xiàn)[J].上海電力學(xué)院學(xué)報，2013，29（4）：399-403.

[5]孫盼，姚佳毅，林閱斌.基于FPGA 的數(shù)字信號傳輸性能分析儀[J].電子科技，2012（ 8） ：32-34.

[6]張驍，宋杰，丁昊.基于FPGA 的簡易數(shù)字信號傳輸性能分析儀[J].電子測量技術(shù)，2012（8） ：78-81.

[7]唐晨光，唐緒偉.一種高增益低功耗LC 諧振放大器的設(shè)計[J].懷化學(xué)院學(xué)報，2015，34（5）：63-67.

[8]榮軍，張敏，李一鳴，等.基于單片機(jī)的恒流源技術(shù)研究[J].電子器件.2011，29（23）：63-65

[9]黃智偉.全國大學(xué)生電子設(shè)計競賽系列教程[M].北京：北京航空航天出版社，2007.

[10]趙瑞林，盧慶林，張順星.教學(xué)型雙足步行機(jī)器人的結(jié)構(gòu)及其控制電路設(shè)計[J].計算技術(shù)與自動化，2014，33（2）：73-76.endprint